一种关于继电器抖断抖闭时间的测量方法技术

本发明专利技术提供一种关于继电器抖断抖闭时间的测量方法和测量装置，包括：继电器在外界振动条件下，触点对会随机发生瞬时的断开或闭合，进而引起触点对两端产生瞬时变化的电压信号；将被测电压信号经高速比较器，与阈值电压比较，利用FPGA对高速比较器输出脉冲信号进行处理、脉冲宽度分析，从而实现对变化时间的精确测量；需要再次测量时，根据触点对状态测试系统可自动更改测试条件，控制阈值切换开关更改高速比较器的阈值电压，完成测量。本测量方法具有测试系统小型化、硬件电路简洁化以及时间参数精确化的特点。

【技术实现步骤摘要】
一种关于继电器抖断抖闭时间的测量方法
本专利技术属于瞬时电压测量领域，具体地涉及一种关于继电器抖断抖闭时间的测量方法。
技术介绍
继电器触点对抖断抖闭时间的测量属于瞬时电压的测量。该类测量系统的基本原理，根据有无数模转换的过程可分为模拟法和数字法。模拟法中，用已知的恒定电压源激励被测接触对，通过放大并测量接触对两端电压变化。为了达到较高的测试精度，就必须提高模拟过程转换速率，同时克服外界干扰，由此带来的电路成本大大提高，同时模拟过程也存在着非线性等问题。数字法中，通常将待测电压信号转换为瞬时脉冲信号，用时基信号的脉冲个数来表征被测电压信号的脉冲宽度，较高的时钟频率，即可达到较高的分辨率，同时通过不同的测试方法与软件算法提高测试精度。
技术实现思路
本专利技术涉及一种关于继电器抖断抖闭时间的测量方法，属于对传统继电器抖断抖闭时间测试系统的一种改进，能够有效克服现有测试系统复杂、硬件电路繁琐以及时间结果粗糙的不足之处。具体地，本专利技术提供一种关于继电器抖断抖闭时间的测量装置，其包括：激励源及被激励部件，信号调理部件和控制及显示部件；激励源及被激励部件包括恒压源、负载电阻、待测触点对和分压电阻；其中恒压源和分压电阻串联，分压电阻为3个串联的精密电阻，依次为第一电阻，第二电阻和第三电阻；恒压源、负载电阻、待测触点对3依次串联，负载电阻为两个并联电阻，两个并联电阻分别与所述被测触电对中的第一待测触点对和第二待测触点对串联；信号调理部件，包括阈值切换开关和高速比较器；其中所述高速比较器包括第一高速比较器和第二高速比较器，所述阈值切换开关的两个输入端分别与分压电阻中的第二电阻两端相连接，所述阈值切换开关的两个输出端分别与所述第一高速比较器的第一输入端和所述第二高速比较器的第一输入端相连接，所述阈值切换开关可以根据所述待测触点对的状态，将从分压电阻得到第一阈值电压U1和第二阈值电压U2分别加载到所述第一高速比较器和所述第二高速比较器；所述第一高速比较器的第二输入端位于负载电阻和第一待测触点对之间，所述第二高速比较器第二输入端位于负载电阻和第二待测触点对之间；控制及显示部件，包括FPGA、报警装置以及显示模块；所述FPGA分别与所述第一高速比较器、所述第二高速比较器、阈值切换开关、待测触点对、报警装置和显示模块相连接，所述FPGA对继电器转换触点对抖断抖闭时间进行测量，报警装置在抖断时间超过10μs或抖闭时间超过1μs时进行报警；所述FPGA对所述短脉冲信号宽度进行测量，所述显示模块显示相关时间并进行记录；所述FPGA通过一个I/O口控制继电器动作，使其内部所述待测触点对完成转换；所述FPGA通过一个I/O口控制阈值切换开关动作，所述FPGA自动根据所述待测触点对状态，调整为测试低电平信号脉冲宽度或高电平信号脉冲宽度。具体地，本专利技术还提供一种关于继电器抖断抖闭时间的测量方法，其步骤如下：由恒压源对成串联连接的负载电阻和待测触点对进行激励，所述负载电阻包括并联的第一电阻和第二电阻，所述第一电阻与所述待测触电对中的第一待测触点对串联，所述第二电阻与所述待测触电对中的第二待测触点对串联；并且所述恒压源对于成串联关系的分压电阻进行激励，获得第一阈值电压U1和第二阈值电压U2；由FPGA控制阈值切换开关，根据所述待测触点对的状态，将所述第一阈值电压U1和所述第二阈值电压U2分别加载到第一高速比较器或第二高速比较器上，所述第一待测触点对的第一电压信号Uc1经所述第一高速比较器与所述第一阈值电压U1做比较，所述第二待测触点对的第二电压信号Uc2经所述第二高速比较器与所述第二阈值电压U2做比较；所述第一待测触点对或所述第二待测触点对发生抖断抖闭时，所述第一待测触点对的第一电压信号Uc1经所述第一高速比较器输出为规则的第一短脉冲信号，或所述第二待测触点对的第二电压信号Uc2经所述第二高速比较器输出为规则的第二短脉冲信号；FPGA接收到所述第一短脉冲信号或所述第二短脉冲信号，根据所述FPGA的时基信号粗测脉冲宽度，同时利用内插算法获得抖断抖闭时间。优选的，当所述第一待测触点对为常开，所述第二待测触点对为常闭时：由所述FPGA控制所述阈值切换开关将所述第一阈值电压U1加载到所述第一高速比较器上，将所述第二阈值电压U2加载到所述第二高速比较器上；所述第一待测触点对的第一电压信号Uc1经所述第一高速比较器与所述第一阈值电压U1做比较，当所述第一待测触点对的第一电压信号Uc1高于所述第一阈值电压U1时，所述第一高速比较器输出低电平信号；所述第二待测触点对的第二电压信号Uc2经所述第二高速比较器与所述第二阈值电压U2做比较，当所述第二待测触点对的第二电压信号Uc2低于所述第二阈值电压U2时，所述第二高速比较器输出低电平信号；当继电器所述第一待测触点对发生抖闭，或继电器所述第二待测触点对发生抖断时，所述FPGA测试所述第一短脉冲信号或所述第二短脉冲信号的高电平信号脉冲宽度。优选的，当所述第一待测触点对为常闭，所述第二待测触点对为常开时：由所述FPGA控制所述阈值切换开关将所述第一阈值电压U1加载到所述第二高速比较器上，将所述第二阈值电压U2加载到所述第一高速比较器上；所述第一待测触点对的第一电压信号Uc1经所述第一高速比较器与所述第二阈值电压U2做比较，使得所述第一待测触点对的第一电压信号Uc1低于所述第二阈值电压U2时，所述第一高速比较器输出高电平信号；所述第二待测触点对的第二电压信号Uc2经第二高速比较器与所述第一阈值电压U1做比较，使得所述第二待测触点对的第二电压信号Uc2高于所述第一阈值电压U1时，所述第二高速比较器输出高电平信号；当继电器所述第一待测触点对发生抖断，或继电器所述第二待测触点对发生抖闭时，所述FPGA测试所述第一短脉冲信号或所述第二短脉冲信号的低电平信号脉冲宽度。优选的，所述内插算法是调用并配置FPGA锁相环宏模块产生3个时钟且一次移相120°，组成内插时钟。优选的，所述FPGA和报警装置相连接，用于对抖断时间超过10μs或抖闭时间超过1μs进行报警。优选的，所述FPGA对所述第一短脉冲信号或第二短脉冲信号宽度进行测量，将时间显示并记录在显示模块上。优选的，所述FPGA通过一个I/O口控制继电器动作，使继电器内部所述待测触点对完成转换，以便进行下一个测量。优选的，继电器内部所述待测触点对完成转换后，所述FPGA通过一个I/O口控制阈值切换开关动作，完成所述第一高速比较器和所述第二高速比较器阈值电压的自动调整，所述FPGA也自动根据所述待测触点对状态，调整为测试低电平信号脉冲宽度或高电平信号脉冲宽度。优选的，所述恒压源为6V恒压源，当对所述负载电阻和待测触点对进行激励时，激励电流的大小都为100mA；同时所述第一阈值电压U1为5.4V，所述第二阈值电压U2为0.6V。附图说明：图1为本专利技术所涉及的继电器抖断抖闭时间测量系统原理框图。具体实施方式如图1所示，现场可编程逻辑门阵列FPGA7为整个继电器抖断抖闭时间测量系统的核心，由其测量并计算抖断抖闭时间，并通过I/O口控制阈值切换开关5调节阈值电压，同时扩展了报警装置8和显示模块9。由恒压源1对成串联关系的负载电阻2和待测触点对3进行激励，恒压源1选用6V恒压源，激励电流I的大小都本文档来自技高网...

【技术保护点】
一种关于继电器抖断抖闭时间的测量方法，其步骤如下：由恒压源对成串联连接的负载电阻和待测触点对进行激励，所述负载电阻包括并联的第一电阻和第二电阻，所述第一电阻与所述待测触电对中的第一待测触点对串联，所述第二电阻与所述待测触电对中的第二待测触点对串联；并且所述恒压源对于成串联关系的分压电阻进行激励，获得第一阈值电压U1和第二阈值电压U2；由FPGA控制阈值切换开关，根据所述待测触点对的状态，将所述第一阈值电压U1和所述第二阈值电压U2分别加载到第一高速比较器或第二高速比较器上，所述第一待测触点对的第一电压信号Uc1经所述第一高速比较器与所述第一阈值电压U1做比较，所述第二待测触点对的第二电压信号Uc2经所述第二高速比较器与所述第二阈值电压U2做比较；所述第一待测触点对或所述第二待测触点对发生抖断抖闭时，所述第一待测触点对的第一电压信号Uc1经所述第一高速比较器输出为规则的第一短脉冲信号，或所述第二待测触点对的第二电压信号Uc2经所述第二高速比较器输出为规则的第二短脉冲信号；FPGA接收到所述第一短脉冲信号或所述第二短脉冲信号，根据所述FPGA的时基信号粗测脉冲宽度，同时利用内插算法获得抖断抖闭时间。...

【技术特征摘要】
1.一种关于继电器抖断抖闭时间的测量方法，其步骤如下：由恒压源对成串联连接的负载电阻和待测触点对进行激励，所述负载电阻包括并联的第一电阻和第二电阻，所述第一电阻与所述待测触电对中的第一待测触点对串联，所述第二电阻与所述待测触电对中的第二待测触点对串联；并且所述恒压源对于成串联关系的分压电阻进行激励，获得第一阈值电压U1和第二阈值电压U2；由FPGA控制阈值切换开关，根据所述待测触点对的状态，将所述第一阈值电压U1和所述第二阈值电压U2分别加载到第一高速比较器或第二高速比较器上，所述第一待测触点对的第一电压信号Uc1经所述第一高速比较器与所述第一阈值电压U1做比较，所述第二待测触点对的第二电压信号Uc2经所述第二高速比较器与所述第二阈值电压U2做比较；所述第一待测触点对或所述第二待测触点对发生抖断抖闭时，所述第一待测触点对的第一电压信号Uc1经所述第一高速比较器输出为规则的第一短脉冲信号，或所述第二待测触点对的第二电压信号Uc2经所述第二高速比较器输出为规则的第二短脉冲信号；FPGA接收到所述第一短脉冲信号或所述第二短脉冲信号，根据所述FPGA的时基信号粗测脉冲宽度，同时利用内插算法获得抖断抖闭时间。2.根据权利要求1所述的继电器抖断抖闭时间的测量方法，其特征在于：当所述第一待测触点对为常开，所述第二待测触点对为常闭时：由所述FPGA控制所述阈值切换开关将所述第一阈值电压U1加载到所述第一高速比较器上，将所述第二阈值电压U2加载到所述第二高速比较器上；所述第一待测触点对的第一电压信号Uc1经所述第一高速比较器与所述第一阈值电压U1做比较，当所述第一待测触点对的第一电压信号Uc1高于所述第一阈值电压U1时，所述第一高速比较器输出低电平信号；所述第二待测触点对的第二电压信号Uc2经所述第二高速比较器与所述第二阈值电压U2做比较，当所述第二待测触点对的第二电压信号Uc2低于所述第二阈值电压U2时，所述第二高速比较器输出低电平信号；当继电器所述第一待测触点对发生抖闭，或继电器所述第二待测触点对发生抖断时，所述FPGA测试所述第一短脉冲信号或所述第二短脉冲信号的高电平信号脉冲宽度。3.根据权利要求1所述的继电器抖断抖闭时间的测量方法，其特征在于：当所述第一待测触点对为常闭，所述第二待测触点对为常开时：由所述FPGA控制所述阈值切换开关将所述第一阈值电压U1加载到所述第二高速比较器上，将所述第二阈值电压U2加载到所述第一高速比较器上；所述第一待测触点对的第一电压信号Uc1经所述第一高速比较器与所述第二阈值电压U2做比较，使得所述第一待测触点对的第一电压信号Uc1低于所述第二阈值电压U2时，所述第一高速比较器输出高电平信号；所述第二待测触点对的第二电压信号Uc2经第二高速比较器与所述第一阈值电压U1做比较，使得所述第二待测触点对的第二电压信号Uc2高于所述第一阈值电压U1时，所述第二高速比较器输出高电平信号；当继电器所述第一待测触点对发生抖断，或继电器所述第二待测触点对发生抖闭时，所述FPGA测试所述第一短脉冲信号或所述第二短脉冲信号的低电平信号脉冲宽度。4.根据权利要求1-3中任一项所述的继电器抖断抖闭时间的测量方法，其特征在于：所述...

【专利技术属性】
技术研发人员：李明，程丛高，任万滨，陈宇，王宗武，张哲，朱金阳，李刚，
申请(专利权)人：中国航空综合技术研究所，
类型：发明
国别省市：北京,11