一种基于量化时延法提高FID信号测频精度的电路制造技术

本实用新型专利技术公开了一种基于量化时延法提高FID信号测频精度的电路，包括动态核极化弱磁传感器、高频振荡电路、信号调理电路、滞回比较器、晶振电路、FPGA数字测频模块、控制器和存储单元，所述动态核极化弱磁传感器的输入端连接高频振荡电路，所述动态核极化弱磁传感器的输出端连接信号调理电路，所述信号调理电路连接滞回比较器，所述滞回比较器和晶振电路的输出端均连接FPGA数字测频模块，所述FPGA数字测频模块连接控制器，所述控制器连接存储单元，本实用新型专利技术利用等精度测频的原理，在FPGA数字测频模块中设计误差补偿部分，粗测和细测相结合，大幅度提高了测频精度。

A circuit for improving frequency measurement accuracy of FID signals based on quantized time delay method

The utility model discloses a circuit to improve the accuracy of frequency measurement method based on FID signal quantization delay, including dynamic nuclear polarization weak magnetic sensor, a high frequency oscillating circuit, signal conditioning circuit, hysteresis comparator, crystal oscillator circuit, FPGA digital frequency measurement module, a controller and a storage unit, the dynamic nuclear polarization weak magnetic sensor input the output end is connected with the high-frequency oscillation circuit, the dynamic nuclear polarization weak magnetic sensor is connected with the signal conditioning circuit, the signal conditioning circuit is connected with a hysteresis comparator, the output of the hysteresis comparator and the oscillator circuit terminal is connected with the FPGA digital frequency measurement module, the FPGA digital frequency measurement module connected to the controller. Controller is connected with the storage unit, the utility model uses the principle of equal precision frequency measurement, measurement error compensation part design module in digital frequency FPGA, coarse and fine combination test, Greatly improve the frequency measurement accuracy.

【技术实现步骤摘要】
一种基于量化时延法提高FID信号测频精度的电路
本技术涉及地球弱磁场测量
，特别是涉及一种基于量化时延法提高FID信号测频精度的电路。
技术介绍
动态核极化磁力仪具有功耗低、无死区、灵敏度高等特点，在地球物理磁法勘探、地球科学研究、反潜、卫星磁测这些领域得到了普遍应用。动态核极化磁力仪通常包括两种共振系统：电子自旋共振和核磁共振，该仪器利用射频电磁场产生的电子自旋共振和两个共振系统的耦合弛豫作用，将电子自旋共振的能量转移到核磁共振，从而提高了传感器中质子自旋的宏观磁矩，并在偏转磁场的作用下输出FID信号(FreeInductionDecaySingal，自由感应衰减信号)，动态核极化磁力仪通过测量FID信号频率，利用旋磁比计算得到当前的地磁场强度，因此其测频精度直接决定了磁场的测量精度。但在实际应用中，动态核极化磁力仪直接测得的FID信号频率并不高。目前，通常采用基于CPLD(ComplexProgramableLogicDevice，复杂可编程逻辑器件)的多周期同步法提高动态核极化磁力仪FID信号测频精度，或将两种测量功能的磁力仪设计利用单刀双掷开关、配谐电容及不同的极化电路，实现了静态极化测量和动态极化测量的统一，或采用FFT算法(FastFourierTransformAlgorithm，快速傅氏变换算法)和CZT算法(ChirpZ-transform，线性调频Z变换算法)相结合的测频方法，利用FFT算法得到频率粗略值，再由CZT算法进行频谱细化，将传统的时域测量转换到频域测量。但，第一个方法采用的是比较器和CPLD进行测量，没有考虑对时钟边沿不同步的部分进行误差补偿；第二个方法采用的是传统的硬件测量方法，因后期FID信号衰减到后期，信噪比过低，不可避免的会有计数误差；第三个方法采用ADC+FFT+CZT的算法，消除了信噪比过低的计数误差，却也会因信号质量变差，影响测频精度。
技术实现思路
有鉴于此，本技术的实施例提供了一种基于量化时延法提高动态核极化磁力仪FID信号测频精度的电路。本技术的实施例提供一种基于量化时延法提高FID信号测频精度的电路，包括动态核极化弱磁传感器、高频振荡电路、信号调理电路、滞回比较器、晶振电路、FPGA数字测频模块(FieldProgrammableGateArray，现场可编程门阵列)、控制器和存储单元，所述动态核极化弱磁传感器的输入端连接高频振荡电路，所述动态核极化弱磁传感器的输出端连接信号调理电路，所述信号调理电路连接滞回比较器，所述滞回比较器和晶振电路的输出端均连接FPGA数字测频模块，所述FPGA数字测频模块连接控制器，所述控制器连接存储单元。进一步，所述FPGA数字测频模块包括控制信号部分、计数部分和误差补偿部分。进一步，所述控制信号部分包括可编程分频器和两个D触发器，所述可编程分频器能够根据实际测试情况调整分频比。进一步，所述计数部分包括第一计数器和第二计数器。进一步，所述误差补偿部分包括两个时间间隔测量单元，每一时间间隔测量单元均由若干单位延时单元、若干D触发器和锁存器构成，所述单位延时单元连接D触发器，所述D触发器连接锁存器。进一步，所述存储单元为U盘。与现有技术相比，本技术结构简单，涉及巧妙；利用等精度测频的原理，在FPGA数字测频模块中设计误差补偿部分，粗测和细测相结合，大幅度提高了测频精度；量化时延法是基于时间内插延迟线技术，克服了模拟内插器硬件复杂、难于实现的缺陷，测量系统由数字电路构成，可集成于FPGA中，易于实现且可靠性高；能够根据实际情况对相应的软件搭接及芯片选择作出调整，降低了改造成本。附图说明图1是本技术一种基于量化时延法提高FID信号测频精度的电路一实施例的电路总体框图。图2是图1中FPGA数字测频模块的电路图。图3是本技术一实施例的工作流程图。图4是本技术一实施例中采用的测频方法的原理波形图。具体实施方式为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术实施方式作进一步地描述。请参考图1，本技术的实施例提供了一种基于量化时延法提高FID信号测频精度的电路，包括高频振荡电路1、动态核极化弱磁传感器2、信号调理电路3、滞回比较器4、晶振电路5、FPGA数字测频模块6、控制器7和存储单元8，在一实施例中，所述存储单元为U盘，动态核极化弱磁传感器2的输入端连接高频振荡电路1，高频振荡电路1激励动态核极化弱磁传感器2产生FID信号，动态核极化弱磁传感器2的输出端连接信号调理电路3，信号调理电路3连接滞回比较器4，信号调理电路3调理动态核极化弱磁传感器2输出的FID信号，信号调理电路3对动态核极化弱磁传感器2输出的FID信号进行放大和滤波调理，并将调理后的FID信号输入滞回比较器4，滞回比较器4和晶振电路5的输出端均连接FPGA数字测频模块6，晶振电路5输出时基信号，滞回比较器4对调理后的FID信号进行处理后输出待测信号，FPGA数字测频模块6连接控制器7，控制器7连接存储单元8，FPGA数字测频模块6对时基信号和待测信号进行处理，控制器7读取FPGA数字测频模块6的处理结果，并计算FID信号的频率，存储单元8存储计算结果。请参考图2，FPGA数字测频模块6包括控制信号部分61、计数部分62和误差补偿部分63，控制信号部分61、计数部分62和误差补偿部分63相互连接。控制信号部分61包括可编程分频器611和两个D触发器601，可编程分频器611能够根据实际测试情况调整分频比。计数部分62包括第一计数器(CNT1)621和第二计数器(CNT2)622。误差补偿部分63包括两时间间隔测量单元631，每一时间间隔测量单元631均由若干单位延时单元632、若干D触发器601和锁存器634构成，单位延时单元632连接D触发器601，D触发器601连接锁存器634。请参考图3，工作过程：(1)动态核极化弱磁传感器2通过高频振荡电路1的激励产生FID信号，高频振荡1电路产生射频磁场，射频磁场使动态核极化弱磁传感器2中的电子自旋系统共振，动态核极化弱磁传感器2内有自由基，通过自由基完成电子系统能量到质子系统能量的转移，再将质子系统能量通过直流脉冲激励以产生FID信号，FID信号输入信号调理电路3，信号调理电路3对FID信号进行放大和滤波调理，并将调理后的信号输入滞回比较器4，经过滞回比较器4的整形后得到待测信号；(2)晶振电路5输出时基信号，将时基信号和步骤(1)得到的待测信号分别输入FPGA数字测频模块6，所述FPGA数字测频模块6通过等精度测频法对时基信号和待测信号进行处理；FPGA数字测频模块6的控制信号部分61将时基信号通过可编程分频器611得到参考闸门信号，参考闸门信号通过一D触发器601同步待测信号得到实际闸门信号，实际闸门信号通过另一D触发器601同步时基信号得到时基闸门信号，时基闸门信号为控制信号；之后，计数部分62将时基信号和实际闸门信号送入第一计数器621中，由实际闸门信号脉冲上升沿之后的时基信号的第一个脉冲启动第一计数器621计数，实际闸门信号下降沿之后的时基信号的脉冲关闭第一计数器621，得到时基信号脉冲的个数；将方波信号和实际闸门信号送入第二计数器622中，由实本文档来自技高网...

【技术保护点】
一种基于量化时延法提高FID信号测频精度的电路，其特征在于，包括动态核极化弱磁传感器、高频振荡电路、信号调理电路、滞回比较器、晶振电路、FPGA数字测频模块、控制器和存储单元，所述动态核极化弱磁传感器的输入端连接高频振荡电路，所述动态核极化弱磁传感器的输出端连接信号调理电路，所述信号调理电路连接滞回比较器，所述滞回比较器和晶振电路的输出端均连接FPGA数字测频模块，所述FPGA数字测频模块连接控制器，所述控制器连接存储单元。

【技术特征摘要】
1.一种基于量化时延法提高FID信号测频精度的电路，其特征在于，包括动态核极化弱磁传感器、高频振荡电路、信号调理电路、滞回比较器、晶振电路、FPGA数字测频模块、控制器和存储单元，所述动态核极化弱磁传感器的输入端连接高频振荡电路，所述动态核极化弱磁传感器的输出端连接信号调理电路，所述信号调理电路连接滞回比较器，所述滞回比较器和晶振电路的输出端均连接FPGA数字测频模块，所述FPGA数字测频模块连接控制器，所述控制器连接存储单元。2.根据权利要求1所述的基于量化时延法提高FID信号测频精度的电路，其特征在于，所述FPGA数字测频模块包括控制信号部分、计数部分和误差补偿部分。3.根据权利要求2所述的基于量...

【专利技术属性】
技术研发人员：葛健，董浩斌，邱香域，刘欢，罗望，李晗，
申请(专利权)人：中国地质大学武汉，
类型：新型
国别省市：湖北,42