具有掩埋栅结构的半导体器件及其制造方法以及存储单元技术

一种半导体器件包括延伸进半导体衬底中并以栅电介质层为内衬的至少一个沟槽；覆盖具有内衬的沟槽的最下部分的偶极子诱导层；覆盖偶极子诱导层并填充在有内衬的沟槽中的栅电极；以及掺杂区，掺杂区在半导体衬底中，通过有内衬的沟槽彼此间隔开，并与偶极子诱导层间隔开。

Semiconductor device with buried gate structure, method of manufacturing the same, and memory cell

A semiconductor device includes a semiconductor substrate and extends into the gate dielectric layer is lined with at least one groove; covered trench with lining the lower part of the dipole induced dipole induced layer; covering layer and fills the gate electrode in the trench is lined in doped regions; and the doped region in the semiconductor substrate. The trench is lined with and spaced from each other, and dipole induced layer spacing.

【技术实现步骤摘要】
具有掩埋栅结构的半导体器件及其制造方法以及存储单元相关申请的交叉引用本申请要求于2015年12月23日向韩国知识产权局提交的申请号为10-2015-0185152的韩国专利申请的优先权，其全部内容通过引用并入本文。
示例性实施例涉及半导体器件，更具体地，涉及具有掩埋栅结构的半导体器件、用于制造半导体器件的方法以及具有半导体器件的存储单元。
技术介绍
金属栅电极应用于高性能的晶体管。具体地，在掩埋栅晶体管中，高性能操作需要对阈值电压的控制。同样，栅致漏极泄漏(GIDL)特性对掩埋栅晶体管的性能产生很大影响。
技术实现思路
各个实施例涉及能够改变阈值电压的掩埋栅结构及其制造方法。各个实施例涉及具有改进的栅致漏极泄漏(GIDL)的半导体器件及其制造方法。各个实施例涉及具有改进的刷新特性的存储单元。在一个实施例中，一种半导体器件可以包括：延伸进半导体衬底中并以栅电介质层为内衬的至少一个沟槽；覆盖沟槽的最下部分的偶极子诱导层；设置在偶极子诱导层之上并填充在沟槽中的栅电极；以及掺杂区，掺杂区在半导体衬底中，通过沟槽彼此间隔开，并与偶极子诱导层间隔开。偶极子诱导层可以包括电介质材料，电介质材料可以具有高于栅电介质层的介电常数。栅电介质层可以包括氧化硅(SiO2)，并且偶极子诱导层可以包括氧化铝(Al2O3)、氧化钛(TiO2)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化镁(MgO)或其组合。栅电极可以包括接触偶极子诱导层的第一部分；以及不接触偶极子诱导层的第二部分，并且栅电极的第一部分可以具有比第二部分高的高功函数。栅电极的第一部分可以与掺杂区间隔开，并且可以与沟槽的侧壁间隔开。栅电极可以包括形成偶极子诱导层和栅电介质层的内衬的功函数层；以及在功函数层之上填充沟槽的低电阻率层。功函数层可以包括：接触偶极子诱导层的第一部分；以及与沟槽最下部分之外的沟槽侧壁邻接的第二部分，并且功函数层的第二部分可以与掺杂区重叠。功函数层的第一部分可以具有比第二部分高的高功函数。栅电极还可以包括：可以形成在功函数层和低电阻率层之上的阻挡层；以及可以形成在阻挡层之上的低功函数层，并且低功函数层可以与掺杂区重叠。低功函数层可以具有比功函数层低的低功函数。栅电极可以包括：功函数层，功函数层包括设置在偶极子诱导层之上的第一部分和填充沟槽的第二部分。栅电极还可以包括：低功函数层，低功函数层可以形成在功函数层之上，并且低功函数层可以与掺杂区重叠，并且可以具有比功函数层的第二部分低的低功函数。功函数层可以包括氮化钛。低电阻率层可以包括钨。半导体器件还可以包括沿沟槽的底部形成的底部沟道；以及沿沟槽的侧壁形成的侧沟道，底部沟道与偶极子诱导层重叠。偶极子诱导层可以具有不与侧沟道重叠的高度。底部沟道可以具有比侧沟道低的掺杂浓度。底部沟道可以是未掺杂的，而侧沟道可以是掺杂的。栅电极可以包括：仅设置在偶极子诱导层之上的第一功函数层；以及设置在第一功函数层和栅电介质层之上的第二功函数层。第一功函数层可以具有比第二功函数层高的高功函数。第一功函数层可以与掺杂区间隔开，并且可以与沟槽的侧壁间隔开。栅电极还可以包括：在第二功函数层之上填充沟槽的低电阻率层，并且第二功函数层形成第一功函数层和栅电介质层的内衬。第二功函数层可以与掺杂区重叠。栅电极还可以包括：可以形成在第二功函数层和低电阻率层之上的阻挡层；以及可以形成在阻挡层之上的低功函数层，并且低功函数层可以与掺杂区重叠，并且第二功函数层不与掺杂区重叠。低功函数层可以具有比第二功函数层低的低功函数。第二功函数层可以填充沟槽。栅电极还可以包括：低功函数层，低功函数层可以形成在第二功函数层之上并具有比第二功函数层低的功函数，并且低功函数层可以与掺杂区重叠，而第二功函数层不与掺杂区重叠。在一个实施例中，一种用于制造半导体器件的方法可以包括：在半导体衬底中形成沟槽；形成栅电介质层，栅电介质层形成沟槽表面的内衬；在栅电介质层之上形成偶极子诱导材料；刻蚀偶极子诱导材料，并在沟槽的最下部分处形成偶极子诱导层；在偶极子诱导层和栅电介质层之上形成填充沟槽的栅电极；并且在沟槽的两侧上、在半导体衬底中形成掺杂区。形成偶极子诱导层可以包括：在偶极子诱导材料之上形成填充沟槽的牺牲层；刻蚀牺牲层，并形成可以位于沟槽中的牺牲填料；通过使用牺牲填料作为阻挡层来刻蚀偶极子诱导材料，并形成偶极子诱导层；并且去除牺牲填料。偶极子诱导层可以包括电介质材料，电介质材料可以具有高于栅电介质层的介电常数。形成栅电极可以包括：在偶极子诱导层和栅电介质层之上形成功函数材料；在功函数材料之上形成填充沟槽的低电阻率材料；将低电阻率材料暴露在热过程中；使低电阻率材料凹陷，并形成部分地填充沟槽的低电阻率层；并且使功函数材料凹陷，并形成功函数层，功函数层形成偶极子诱导层和栅电介质层的内衬。功函数层可以包括接触偶极子诱导层的高功函数部分和接触栅电介质层的低功函数部分。在形成功函数层中，低功函数部分和掺杂区可以相互重叠。形成栅电极还可以包括：在功函数层和低电阻率层之上形成阻挡层；并且在阻挡层之上形成可以具有比功函数层低的功函数的低功函数层。形成栅电极可以包括：在偶极子诱导层和栅电介质层之上形成填充沟槽的功函数材料；并且使功函数材料凹陷，并在偶极子诱导层之上形成部分地填充沟槽的功函数层。功函数层可以包括接触偶极子诱导层的高功函数部分和接触栅电介质层的低功函数部分。形成栅电极还可以包括：在功函数层之上形成可以具有比功函数层低的功函数的低功函数层。低功函数层可以包括N型掺杂多晶硅。在一个实施例中，一种用于制造半导体器件的方法可以包括：在半导体衬底中形成沟槽；形成栅电介质层，栅电介质层形成沟槽表面的内衬；在栅电介质层之上形成偶极子诱导材料；在偶极子诱导材料之上形成第一功函数材料；刻蚀偶极子诱导材料，并在沟槽的最下部分处形成偶极子诱导层；刻蚀第一功函数材料，并在偶极子诱导层之上形成可以位于沟槽最下部分处的第一功函数层；在栅电介质层之上形成包括第一功函数层和第二功函数层的栅电极；并且在沟槽的两侧上、在半导体衬底中形成掺杂区。形成偶极子诱导层并形成第一功函数层可以包括：在第一功函数材料之上形成填充沟槽的牺牲层；刻蚀牺牲层，并形成可以位于沟槽中的牺牲填料；通过使用牺牲填料作为阻挡层来刻蚀偶极子诱导材料和第一功函数材料，并形成偶极子诱导层和第一功函数层；并且去除牺牲填料。第一功函数层可以具有比第二功函数层高的功函数。偶极子诱导层可以包括电介质材料，电介质材料可以具有高于栅电介质层的介电常数。形成栅电极可以包括：在第一功函数层和栅电介质层之上形成第二功函数材料；在第二功函数材料之上形成填充沟槽的低电阻率材料；将低电阻率材料暴露在热过程中；使低电阻率材料凹陷，并形成部分地填充沟槽的低电阻率层；并且使第二功函数材料凹陷，并形成第二功函数层，第二功函数层形成第一功函数层和栅电介质层的内衬。在形成第二功函数层中，第二功函数层和掺杂区可以相互重叠。形成栅电极还可以包括：在第二功函数层和低电阻率层之上形成阻挡层；并且在阻挡层之上形成可以具有比第二功函数层低的功函数的低功函数层。在形成低功函数层中，低功函数层和掺杂区可以相互重叠。形成栅电极可以包括：在第一功函数层和栅电介质层之上形成填充沟槽的第二功函数材料本文档来自技高网...

【技术保护点】
一种半导体器件，包括：延伸进半导体衬底中并以栅电介质层形成内衬的至少一个沟槽；覆盖沟槽的最下部分的偶极子诱导层；设置在偶极子诱导层之上并填充在沟槽中的栅电极；以及在半导体衬底中的掺杂区，掺杂区通过沟槽彼此间隔开，并与偶极子诱导层间隔开。

【技术特征摘要】
2015.12.23 KR 10-2015-01851521.一种半导体器件，包括：延伸进半导体衬底中并以栅电介质层形成内衬的至少一个沟槽；覆盖沟槽的最下部分的偶极子诱导层；设置在偶极子诱导层之上并填充在沟槽中的栅电极；以及在半导体衬底中的掺杂区，掺杂区通过沟槽彼此间隔开，并与偶极子诱导层间隔开。2.根据权利要求1所述的半导体器件，其中，偶极子诱导层包括电介质材料，电介质材料具有比栅电介质层高的介电常数。3.根据权利要求1所述的半导体器件，其中，栅电极包括：接触偶极子诱导层的第一部分；以及不接触偶极子诱导层的第二部分，并且其中，栅电极的第一部分具有比第二部分高的高功函数。4.根据权利要求3所述的半导体器件，其中，栅电极的第一部分与掺杂区间隔开，并与沟槽的侧壁间隔开。5.根据权利要求1所述的半导体器件，其中，栅电极包括：形成偶极子诱导层和栅电介质层内衬的功函数层；以及在功函数层之上填充沟槽的低电阻率层。6.根据权利要求5所述的半导体器件，其中，功函数层包括：接触偶极子诱导层的第一部分；以及与沟槽最下部分之外的沟槽侧壁邻接的第二部分，并且其中，功函数层的第二部分与掺杂区重叠，其中，功函数层的第一部分具有比第二部分高的高功函数。7.根据权利要求5所述的半导体器件，其中，栅电极还包括：形成在功函数层和低电阻率层之上的阻挡层；以及形成在阻挡层之上的低功函数层，并且其中，低功函数层与掺杂区重叠，其中，低功函数层具有比功函数层低的低功函数。8.根据权利要求1所述的半导体器件，其中，栅电极包括：功函数层，功函数层包括设置在偶极子诱导层之上的第一部分和填充沟槽的第二部分。9.根据权利要求8所述的半导体器件，其中，栅电极还包括：形成在功函数层之上的低功函数层，并且其中，低功函数层与掺杂区重叠，并且具有比功函数层的第二部分低的低功函数。10.根据权利要求1所述的半导体器件，还包括：沿沟槽的底部形成的底部沟道；以及沿沟槽的侧壁形成的侧沟道，其中，底部沟道与偶极子诱导层重叠。11.根据权利要求10所述的半导体器件，其中，偶极子诱导层具有不与侧沟道重叠的高度。12.根据权利要求10所述的半导体器件，其中，底部沟道具有比侧沟道低的掺杂浓度。13.根据权利要求10所述的半导体器件，其中，底部沟道是未掺杂的，而侧沟道是掺杂的。14.根据权利要求1所述的半导体器件，其中，栅电极包括：仅设置在偶极子诱导层之上的第一功函数层；以及设置在第一功函数层和栅电介质层之上的第二功函数层，其中，第一功函数层具有比第二功函数层高的高功函数。15.根据权利要求14所述的半导体器件，其中，第一功函数层与掺杂区间隔开，并与沟槽的侧壁间隔开。16.根据权利要求14所述的半导体器件，其中，栅电极还包括：在第二功函数层之上填充沟槽的低电阻率层；并且其中，第二功函数层形成第一功函数层和栅电介质层的内衬，并且其中，第二功函数层与掺杂区重叠。17.根据权利要求14所述的半导体器件，其中，栅电极还包括：在第二功函数层之上填充沟槽的低电阻率层；形成在第二功函数层和低电阻率层之上的阻挡层；以及形成在阻挡层之上的低功函数层，并且其中，低功函数层与掺杂区重叠，而第二功函数层不与掺杂区重叠，并且其中，低功函数层具有比第二功函数层低的低功函数。18.根据权利要求14所述的半导体器件，其中，栅电极还包括：形成在第二功函数层之上并具有比第二功函数层低的功函数的低功函数层，其中，低功函数层与掺杂区重叠，而第二功函数层不与掺杂区重叠，并且其中，第二功函数层填充沟槽。19.一种制造半导体器件的方法，包括：在半导体衬底中形成沟槽；形成栅电介质层，栅电介质层形成沟槽表面的内衬；在栅电介质层之上形成偶极子诱导材料；刻蚀偶极子诱导材料，并在沟槽的最下部分处形成偶极子诱导层；在偶极子诱导层和栅电介质层之上形成填充沟槽的栅电极；并且在沟槽的两侧上、在半导体衬底中形成掺杂区。20.根据权利要求19所述的方法，其中，形成偶极子诱导层包括：在偶极子诱导材料之上形成填充沟槽的牺牲层；刻蚀牺牲层，并形成位于沟槽中的牺牲填料；通过使用牺牲填料作为阻挡层来刻蚀偶极子诱导材料，并形成偶极子诱导层；并且去除牺牲填料。21.根据权利...

【专利技术属性】
技术研发人员：金东洙，林成沅，金银贞，张玄鎭，许根，金智炫，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR