高压开关电路制造技术

技术编号:15799500 阅读:78 留言:0更新日期:2017-07-11 13:33
一种高压开关电路,第一PMOS管的源极和衬底、第二PMOS管的源极和衬底均适于接收高压信号,第一PMOS管的栅极连接第二PMOS管的漏极、第二NMOS管的漏极和第一输出端,第一PMOS管的漏极连接第二PMOS管的栅极、第一NMOS管的漏极和第二输出端;第一NMOS管的栅极连接第一与非门的输出端,第一NMOS管的源极连接第二NMOS管的源极和第一反相器的输出端,所述第一NMOS管的衬底接收第一电压;所述第二NMOS管的栅极连接所述第二与非门的输出端和第一与非门的第一输入端,所述第二NMOS管的衬底接收所述第一电压;所述第一与非门的第二输入端连接第一与非门的第二输入端、第一反相器的输入端和控制电路的输出端;控制电路适于根据高压信号和预设电压,通过控制电路的输出端输出控制信号。

High voltage switch circuit

A high voltage switch circuit, the first PMOS tube source and substrate, second PMOS tube source and substrate are adapted to receive a high voltage signal, the first gate PMOS transistor is connected to the drain and the second NMOS tube drain and the first output end of the second PMOS tube, PMOS tube drain is connected to the first gate, second PMOS the first NMOS tube drain and second output terminals; the output end of the gate first NMOS tube is connected with the first NAND gate, the first NMOS tube is connected to a source electrode of the second NMOS tube source and the output of the first inverter, the first substrate NMOS transistor receives a first voltage input end; the first gate of the second NMOS the tube is connected with the output end of the first second NAND gate and NAND gate, the substrate second NMOS tube receives the first voltage; the first gate second input NAND gate second connected to the first input terminal, the The input terminal of the inverter and the output terminal of the control circuit; the control circuit is adapted to output control signals through the output terminal of the control circuit according to the high voltage signal and the preset voltage.

【技术实现步骤摘要】
高压开关电路
本专利技术涉及电子领域,尤其涉及一种高压开关电路。
技术介绍
在非易失存储器(NVM)的设计中,高压开关是用于控制高压信号的很重要的部分。图1为一种现有高压开关的电路结构示意图。第一NMOS管NM1、第二NMOS管NM2、第一PMOS管PM1和第二PMOS管PM2均为高压晶体管。下面以逻辑低电平为地电压VSS相等为例,对现有高压开关的工作过程进行说明。当第一输入端IN输入逻辑高电平且第二输入端INb输入逻辑低电平时,第一NMOS管NM1导通,而第二NMOS管NM2截至;第二输出端OUTb变为逻辑低电平,这使得第二PMOS管PM2导通,第一输出端OUT变为与高压信号HV电压值相等,而第一PMOS管PM1截止。在该情况下,第一PMOS管PM1的源、漏极之间的电压差与高压信号HV电压值相等,第二NMOS管NM2的源、漏极之间的电压差也与高压信号HV电压值相等。当第一输入端IN输入逻辑低电平且第二输入端INb输入逻辑高电平时,第二NMOS管NM2导通,而第一NMOS管NM1截至截止;第一输出端OUT变为逻辑低电平,使得第一PMOS管PM1导通,第二输出端OUTb变为与高压信号HV电压值相等,而第二PMOS管PM2截止。在该情况下,第二PMOS管PM2的源、漏极之间的电压差与高压信号HV电压值相等,第一NMOS管NM1的源、漏极之间的电压差也与高压信号HV电压值相等。在上述工作过程中,高压晶体管的源、漏极之间的击穿电压会限制高压信号的电压值,若提高高压晶体管的源、漏极之间的击穿电压,势必会增大其阈值电压以及尺寸。
技术实现思路
本专利技术解决的问题是现有高压开关中晶体管的阈值电压较高且尺寸较大。为解决上述问题,本专利技术提供一种高压开关电路,包括:反相电路、第一与非门、第二与非门、第一反相器和控制电路;所述反相电路包括:第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一输出端和第二输出端;所述第一PMOS管的源极、第一PMOS管的衬底、第二PMOS管的源极和第二PMOS管的衬底均适于接收高压信号,所述第一PMOS管的栅极连接第二PMOS管的漏极、第二NMOS管的漏极和所述反相电路的第一输出端,所述第一PMOS管的漏极连接第二PMOS管的栅极、第一NMOS管的漏极和所述反相电路的第二输出端;所述第一NMOS管的栅极连接所述第一与非门的输出端,所述第一NMOS管的源极连接所述第二NMOS管的源极和第一反相器的输出端,所述第一NMOS管的衬底适于接收第一电压,所述第一电压的电压值小于所述高压信号的电压值;所述第二NMOS管的栅极连接所述第二与非门的输出端和第一与非门的第一输入端,所述第二NMOS管的衬底适于接收所述第一电压;所述第一与非门的第二输入端连接所述第一与非门的第二输入端、第一反相器的输入端和所述控制电路的输出端;所述控制电路适于根据所述高压信号和预设电压,通过所述控制电路的输出端输出控制信号,所述高压信号的电压值大于或等于所述预设电压时所述控制信号为第一逻辑低电平信号,所述高压信号的电压值小于所述预设电压时所述控制信号为第一逻辑高电平信号,所述第一逻辑高电平信号的电压值小于所述高压信号的电压值且大于所述第一逻辑低电平信号的电压值。可选的,所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管均为高压晶体管。可选的,所述控制电路包括:第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和反相器链,所述反相器链包括奇数个串联的反相器;所述第三PMOS管的栅极适于接收第二电压,所述第二电压与所述预设电压相关,所述第二电压的电压值大于所述第一电压的电压值且小于所述高压信号的电压值,所述第三PMOS管的源极适于接收所述高压信号,所述第三PMOS管的衬底适于接收所述高压信号,所述第三PMOS管的漏极连接所述第三NMOS管的漏极和第四NMOS管的栅极;所述第三NMOS管的源极和所述第三NMOS管的衬底均适于接收所述第一电压;所述第四NMOS管的漏极连接所述第四PMOS管的漏极,所述第四NMOS管的源极连接所述第五NMOS管的漏极和和所述反相器链的输入端,所述第四NMOS管的衬底适于接收所述第一电压;所述第五NMOS管的栅极适于接收所述第二电压,所述第五NMOS管的源极和所述第五NMOS管的衬底均适于接收所述第一电压;所述第四PMOS管的栅极适于接收所述第一电压,所述第四PMOS管的源极和所述第四PMOS管的衬底均适于接收所述第二电压;所述反相器链的输出端连接所述控制电路的输出端。可选的,所述第二电压与所述预设电压的差值与所述第三PMOS管的阈值电压相等。可选的,所述控制电路还包括:分压电路;所述第三PMOS管的源极通过所述分压电路接收所述高压信号;所述分压电路包括:第五PMOS管、第六PMOS管和第七PMOS管;所述第五PMOS管的源极、第五PMOS管的衬底、第六PMOS管的衬底和第七PMOS管的衬底均适于接收所述高压信号,所述第五PMOS管的栅极连接第五PMOS管的漏极、第六PMOS管的栅极、第六PMOS管的源极、第六PMOS管的漏极和第七PMOS管的源极;所述第七PMOS管的栅极连接所述第七PMOS管的漏极和第三PMOS管的源极。可选的,所述控制电路还包括:第一电容;所述第一电容的第一端适于接收所述第二电压,所述第一电容的第二端连接所述第四NMOS管的栅极。可选的,所述第二电压为所述高压开关电路的电源电压。可选的,所述第二电压的电压值为1.8V。可选的,所述第一电压为地电压。可选的,所述高压信号的最大电压值为12V。与现有技术相比,本专利技术的技术方案可以在高压信号的电压值增大到大于或等于预设电压时,减小反相电路中高压晶体管的源、漏极之间的电压差,这样就无需增大高压晶体管的击穿电压值,也不会引起阈值电压的升高和尺寸的增大。附图说明图1是现有高压开关的电路结构示意图;图2是本专利技术实施例的高压开关电路结构示意图;图3是本专利技术实施例的控制电路结构示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更为明显易懂,下面结合附图对本专利技术的具体实施例做详细的说明。请参考图2,本专利技术实施例的高压开关电路包括:反相电路10、第一与非门11、第二与非门12、第一反相器21和控制电路22。所述反相电路10包括:第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2、第一输出端OUT和第二输出端OUTb。所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管构成了反相电路,所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管均为高压晶体管。所述第一PMOS管PM1的源极、第一PMOS管PM1的衬底、第二PMOS管PM2的源极和第二PMOS管PM2的衬底均适于接收高压信号HV。所述第一PMOS管PM1的栅极连接第二PMOS管PM2的漏极、第二NMOS管NM2的漏极和所述反相电路10的第一输出端OUT。所述第一PMOS管PM1的漏极连接第二PMOS管PM2的栅极、第一NMOS管NM1的漏极和所述反相电路10的第二输出端OUTb。所述高压信号HV的最大电压值可以为12V。所述第一NMOS管NM1的栅极连接所述第一与非门11本文档来自技高网...
高压开关电路

【技术保护点】
一种高压开关电路,其特征在于,包括:反相电路、第一与非门、第二与非门、第一反相器和控制电路;所述反相电路包括:第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一输出端和第二输出端;所述第一PMOS管的源极、第一PMOS管的衬底、第二PMOS管的源极和第二PMOS管的衬底均适于接收高压信号,所述第一PMOS管的栅极连接第二PMOS管的漏极、第二NMOS管的漏极和所述反相电路的第一输出端,所述第一PMOS管的漏极连接第二PMOS管的栅极、第一NMOS管的漏极和所述反相电路的第二输出端;所述第一NMOS管的栅极连接所述第一与非门的输出端,所述第一NMOS管的源极连接所述第二NMOS管的源极和第一反相器的输出端,所述第一NMOS管的衬底适于接收第一电压,所述第一电压的电压值小于所述高压信号的电压值;所述第二NMOS管的栅极连接所述第二与非门的输出端和第一与非门的第一输入端,所述第二NMOS管的衬底适于接收所述第一电压;所述第一与非门的第二输入端连接所述第一与非门的第二输入端、第一反相器的输入端和所述控制电路的输出端;所述控制电路适于根据所述高压信号和预设电压,通过所述控制电路的输出端输出控制信号,所述高压信号的电压值大于或等于所述预设电压时所述控制信号为第一逻辑低电平信号,所述高压信号的电压值小于所述预设电压时所述控制信号为第一逻辑高电平信号,所述第一逻辑高电平信号的电压值小于所述高压信号的电压值且大于所述第一逻辑低电平信号的电压值。...

【技术特征摘要】
1.一种高压开关电路,其特征在于,包括:反相电路、第一与非门、第二与非门、第一反相器和控制电路;所述反相电路包括:第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一输出端和第二输出端;所述第一PMOS管的源极、第一PMOS管的衬底、第二PMOS管的源极和第二PMOS管的衬底均适于接收高压信号,所述第一PMOS管的栅极连接第二PMOS管的漏极、第二NMOS管的漏极和所述反相电路的第一输出端,所述第一PMOS管的漏极连接第二PMOS管的栅极、第一NMOS管的漏极和所述反相电路的第二输出端;所述第一NMOS管的栅极连接所述第一与非门的输出端,所述第一NMOS管的源极连接所述第二NMOS管的源极和第一反相器的输出端,所述第一NMOS管的衬底适于接收第一电压,所述第一电压的电压值小于所述高压信号的电压值;所述第二NMOS管的栅极连接所述第二与非门的输出端和第一与非门的第一输入端,所述第二NMOS管的衬底适于接收所述第一电压;所述第一与非门的第二输入端连接所述第一与非门的第二输入端、第一反相器的输入端和所述控制电路的输出端;所述控制电路适于根据所述高压信号和预设电压,通过所述控制电路的输出端输出控制信号,所述高压信号的电压值大于或等于所述预设电压时所述控制信号为第一逻辑低电平信号,所述高压信号的电压值小于所述预设电压时所述控制信号为第一逻辑高电平信号,所述第一逻辑高电平信号的电压值小于所述高压信号的电压值且大于所述第一逻辑低电平信号的电压值。2.如权利要求1所述的高压开关电路,其特征在于,所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管均为高压晶体管。3.如权利要求1所述的高压开关电路,其特征在于,所述控制电路包括:第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和反相器链,所述反相器链包括奇数个串联的反相器;所述第三PMOS管的栅极适于接收第二电压,所述第二电压与所述预设电压相关,所述第二电压的电压值大于所述第一电压的电压值且小于所述高压信号的电压值,所述第三PMOS管的源极适于接收所述高压信号,所述第三...

【专利技术属性】
技术研发人员:罗光燕倪昊高龙辉郁红
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1