单晶硅CMOS晶体管驱动显示的像素补偿电路制造技术

本发明专利技术公开一种单晶硅CMOS晶体管驱动显示的像素补偿电路，包括驱动晶体管；电容；第二开关单元；第三开关单元；第四开关单元，其第一端用于输入基准电压，其第二端与驱动晶体管的源极电气连接；第五开关单元，其第一端与工作电压正极电气连接，其第二端与驱动晶体管的源极电气连接；第六开关单元，其第一端与该第二开关单元的第二端电气连接，其第二端与驱动晶体管的源极电气连接，其第三端用于输入开关信号；第二扫描信号控制第一开关单元的第一、二端连通或断开；第一扫描信号控制第二、三、四开关单元的第一、二端连通或断开，开关信号控制第五、六开关单元的第一、二端连通或断开。它使得驱动电流中不含阈值电压，以达到显示均匀的目的。

Pixel compensation circuit for monocrystalline silicon CMOS transistor driving display

The invention discloses a silicon CMOS transistor drive circuit display pixel compensation, including the driving transistor; capacitance; second switch unit; third switch unit; fourth switch unit, wherein the first end is used to input reference voltage, the second terminal and the driving source of a transistor electrical connection; the fifth switch unit, the first end and the working voltage of cathode the electrical connection, the second end and the driving transistor source electrical connection; the sixth switch unit, second end of the first end and the second electrical switch unit connected to the second end of the drive transistor and the source of electrical connection, the third end for signal input switch; the second scanning signal controls the first switch unit first, second terminal connected or disconnect the first scanning signal; second, third, fourth control switch unit first, second terminal connected or disconnected switch signal The first, second terminal of the fifth, sixth switching unit is connected or disconnected. It makes the driving current without threshold voltage so as to display the uniform aim.

【技术实现步骤摘要】
单晶硅CMOS晶体管驱动显示的像素补偿电路
本专利技术涉及像素补偿电路，具体涉及单晶硅CMOS晶体管驱动显示的像素补偿电路。
技术介绍
OLED能够发光是由驱动晶体管DM产生的电流所驱动，因为输入相同的灰阶电压时，不同的阈值电压Vth会产生不同的驱动电流，造成驱动电流的不一致性，同时迁移率u也会不均，造成电流的不一致性。玻璃面板TFT驱动显示时，TFT制程上阈值电压Vth的均匀性非常差，同时阈值电压Vth也有漂移，迁移率u也不均，工作电压Vdd的IR-drop（电流乘以电阻引起的压降）也一直存在，如此传统的2T1C电路亮度均匀性一直很差。单晶硅wafermos驱动显示时，也会存在一些轻微的阈值电压Vth、迁移率u不均，还存在电流不匹配的问题，Vdd的IR-drop也一直存在。如此，传统的2T1C电路均一性不好，同时PPI一直很低。玻璃面板受制于成本和制程，采用单一类型的TFT驱动，如LTPS采用PTFT，IGZO为NTFT。单晶硅wafer的工艺本来就是CMOS工艺，所以通常采用CMOS驱动。为此，期望寻求一种技术方案，以至少减轻上述问题。
技术实现思路
本专利技术要解决的技术问题是，提供一种能消除驱动晶体管的阈值电压的单晶硅CMOS晶体管驱动显示的像素补偿电路。为解决上述技术问题，本专利技术采用下述技术方案。一种单晶硅CMOS晶体管驱动显示的像素补偿电路，包括：驱动晶体管，其漏极与发光器件的阳极电气连接；电容，其一端与该驱动晶体管的栅极电气连接；第一开关单元，其第一端用于输入第一电压信号，其第二端与所述驱动晶体管的栅极电气连接，其第三端用于输入第二扫描信号；第二开关单元，其第一端用于输入数据信号，其第二端与该电容的另一端电气连接，其第三端用于输入第一扫描信号；第三开关单元，其第一端与该驱动晶体管的栅极电气连接，其第二端与该驱动晶体管的漏极电气连接，其第三端用于输入第一扫描信号；第四开关单元，其第一端用于输入基准电压，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入第一扫描信号；第五开关单元，其第一端与工作电压正极电气连接，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入开关信号；第六开关单元，其第一端与该第二开关单元的第二端电气连接，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入开关信号；其中，第二扫描信号控制第一开关单元的第一、二端连通或断开；第一扫描信号控制第二、三、四开关单元的第一、二端连通或断开，开关信号控制第五、六开关单元的第一、二端连通或断开。所述第一开关单元包括第一晶体管，该第一晶体管的源极作为第一开关单元的第一端，该第一晶体管的漏极作为第一开关单元的第二端，该第一晶体管的栅极作为第一开关单元的第三端。当第二扫描信号控制第一开关单元的第一、二端连通时，第一电压信号输入到驱动晶体管的栅极，控制开启该驱动晶体管。当第一扫描信号控制第二、三、四开关单元的第一、二端连通且开关信号控制第五、六开关单元的第一、二端断开时，基准电压输入到驱动晶体管的源极，同时数据信号输入到电容的另一端。当第一扫描信号控制第二、三、四开关单元的第一、二端断开且开关信号控制第五、六开关单元的第一、二端连通时，电容的另一端与驱动晶体管的源极电气连通，驱动晶体管的栅极悬空，驱动晶体管源极电压的任何变化都会反馈到该驱动晶体管的栅极，电容两端的电压差不会发生变化。所述第二开关单元包括第二晶体管，该第二晶体管的源极作为第二开关单元的第一端，该第二晶体管的漏极作为第二开关单元的第二端，该第二晶体管的栅极作为第二开关单元的第三端。所述第三开关单元包括第三晶体管，该第三晶体管的源极作为第三开关单元的第一端，该第三晶体管的漏极作为第三开关单元的第二端，该第三晶体管的栅极作为第三开关单元的第三端。所述第四开关单元包括第四晶体管，该第四晶体管的源极作为第四开关单元的第一端，该第四晶体管的漏极作为第四开关单元的第二端，该第四晶体管的栅极作为第四开关单元的第三端。所述第五开关单元包括第五晶体管，该第五晶体管的源极作为第五开关单元的第一端，该第五晶体管的漏极作为第五开关单元的第二端，该第五晶体管的栅极作为第五开关单元的第三端；所述第六开关单元包括第六晶体管，该第六晶体管的源极作为第六开关单元的第一端，该第六晶体管的漏极作为第六开关单元的第二端，该第六晶体管的栅极作为第六开关单元的第三端。本专利技术具有下述有益技术效果。本专利技术利用第一扫描信号控制第四开关单元将基准电压输入到驱动晶体管的栅极，补偿驱动晶体管的阈值电压，同时第一扫描信号控制第二开关单元将数据信号输入到电容的另一端即A点，使得驱动电流中不含阈值电压，以达到显示均匀的目的。使用基准电压提供驱动晶体管的栅极电压来消除工作电压的IR-drop（电流乘以电阻引起的压降）。另外，输入到驱动晶体管的栅极电压通过第三开关单元传输到发光器件的阳极，以清除发光器件的阳极电压，电容能消除发光过程中工作电压的变化，以达到改善显示品质的目的。附图说明图1为本专利技术的一种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。图2为图1所示像素补偿电路中各信号的时序图。图3为图1在图2所示时序图中的T1时间段的等效电路图。图4为图1在图2所示时序图中的T2时间段的等效电路图。图5为图1在图2所示时序图中的T3时间段的等效电路图。图6为本专利技术的另一种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。图7为图6所示像素补偿电路中各信号的时序图。图8为本专利技术的再一种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。图9为图8所示像素补偿电路中各信号的时序图。图10为本专利技术的第四种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。图11为图10所示像素补偿电路中各信号的时序图。图12为本专利技术的第五种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。图13为图12所示像素补偿电路中各信号的时序图。图14为本专利技术的第六种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。图15为图14所示像素补偿电路中各信号的时序图。具体实施方式为能详细说明本专利技术的技术特征及功效，并可依照本说明书的内容来实现，下面对本专利技术的实施方式进一步说明。图1示例性示出本专利技术众多实施例中的一种单晶硅CMOS晶体管驱动显示的像素补偿电路的实施例。该单晶硅CMOS晶体管驱动显示的像素补偿电路，包括驱动晶体管DM、电容C、第二开关单元2、第三开关单元3、第四开关单元4、第五开关单元5及第六开关单元6。驱动晶体管DM的漏极G与发光器件L的阳极电气连接。电容C的一端与该驱动晶体管DM的栅极G电气连接。第二开关单元2的第一端用于输入数据信号，其第二端与电容C的另一端电气连接，其第三端用于输入第一扫描信号scan。Vdt表示数据信号的电压。第三开关单元3的第一端与该驱动晶体管DM的栅极G电气连接，其第二端与该驱动晶体管DM的漏极D电气连接，其第三端用于输入第一扫描信号scan。第四开关单元4的第一端用于输入基准电压Vref，其第二端与该驱动晶体管DM的源极S电气连接，其第三端用于输入第一扫描信号scan。第五开关单元5的第一端与工作电压正极电气连接，其第二端与该驱动晶体管DM的源极S电气连接，其第三端用于输入开关信号Em。第六开关单元6的第一端与该第本文档来自技高网...

【技术保护点】
一种单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，包括：驱动晶体管，其漏极与发光器件的阳极电气连接；电容，其一端与该驱动晶体管的栅极电气连接；第一开关单元，其第一端用于输入第一电压信号，其第二端与所述驱动晶体管的栅极电气连接，其第三端用于输入第二扫描信号；第二开关单元，其第一端用于输入数据信号，其第二端与该电容的另一端电气连接，其第三端用于输入第一扫描信号；第三开关单元，其第一端与该驱动晶体管的栅极电气连接，其第二端与该驱动晶体管的漏极电气连接，其第三端用于输入第一扫描信号；第四开关单元，其第一端用于输入基准电压，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入第一扫描信号；第五开关单元，其第一端与工作电压正极电气连接，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入开关信号；第六开关单元，其第一端与该第二开关单元的第二端电气连接，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入开关信号；其中，第二扫描信号控制第一开关单元的第一、二端连通或断开；第一扫描信号控制第二、三、四开关单元的第一、二端连通或断开，开关信号控制第五、六开关单元的第一、二端连通或断开。

【技术特征摘要】
1.一种单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，包括：驱动晶体管，其漏极与发光器件的阳极电气连接；电容，其一端与该驱动晶体管的栅极电气连接；第一开关单元，其第一端用于输入第一电压信号，其第二端与所述驱动晶体管的栅极电气连接，其第三端用于输入第二扫描信号；第二开关单元，其第一端用于输入数据信号，其第二端与该电容的另一端电气连接，其第三端用于输入第一扫描信号；第三开关单元，其第一端与该驱动晶体管的栅极电气连接，其第二端与该驱动晶体管的漏极电气连接，其第三端用于输入第一扫描信号；第四开关单元，其第一端用于输入基准电压，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入第一扫描信号；第五开关单元，其第一端与工作电压正极电气连接，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入开关信号；第六开关单元，其第一端与该第二开关单元的第二端电气连接，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入开关信号；其中，第二扫描信号控制第一开关单元的第一、二端连通或断开；第一扫描信号控制第二、三、四开关单元的第一、二端连通或断开，开关信号控制第五、六开关单元的第一、二端连通或断开。2.根据权利要求1所述的单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，所述第一开关单元包括第一晶体管，该第一晶体管的源极作为第一开关单元的第一端，该第一晶体管的漏极作为第一开关单元的第二端，该第一晶体管的栅极作为第一开关单元的第三端。3.根据权利要求1所述的单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，当第二扫描信号控制第一开关单元的第一、二端连通时，第一电压信号输入到驱动晶体管的栅极，控制开启该驱动晶体管。4.根据权利要求1所述的单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，当第一扫描信号控制第二、三、四开关单元的第一、二端连通且开关信号...

【专利技术属性】
技术研发人员：吴素华，黎守新，
申请(专利权)人：成都晶砂科技有限公司，
类型：发明
国别省市：四川,51