一种基于国产CPU的万兆以太网交换和RAPIDIO交换融合板制造技术

本发明专利技术涉及RapidIO交换和网络交换技术领域，特别涉及一种基于国产CPU的万兆以太网交换和RAPIDIO交换融合板。其结构包括主板和背板，所述的主板上设置国产龙芯CPU，国产龙芯CPU通过I2C总线对RapidIO数据交换芯片进行配置，通过PCIE总线对以太网交换芯片进行配置，所述的主板通过背板VPX连接器连接电源，主板通过背板对外提供18路4X RapidIO接口和18路万兆以太网SerDes接口，通过VPX连接器与背板级联。本发明专利技术的一种基于国产CPU的万兆以太网交换和RAPIDIO交换融合板，能够使用国产龙芯作为CPU，即能够满足万兆以太网交换，又能够满足RapidIO交换的目的。

【技术实现步骤摘要】
一种基于国产CPU的万兆以太网交换和RAPIDIO交换融合板
本专利技术涉及涉及RapidIO交换和网络交换
，特别涉及一种基于国产CPU的万兆以太网交换和RAPIDIO交换融合板。
技术介绍
RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、低引脚数、基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板（Backplane）连接。现在市面上有单纯的万兆以太网交换板卡，有基于RapidIO的交换板卡，但是在许多应用场景中，既需要万兆以太网交换，又需要RapidIO交换，目前并没有此类板卡。
技术实现思路
为了解决现有技术的问题，本专利技术提供了一种基于国产CPU的万兆以太网交换和RAPIDIO交换融合板，能够使用国产龙芯作为CPU，即能够满足万兆以太网交换，又能够满足RapidIO交换的目的。本专利技术所采用的技术方案如下：一种基于国产CPU的万兆以太网交换和RAPIDIO交换融合板，包括主板和背板，所述的主板上设置国产龙芯CPU，国产龙芯CPU通过I2C总线对RapidIO数据交换芯片进行配置，通过PCIE总线对以太网交换芯片进行配置，所述的主板通过背板VPX连接器连接电源，主板通过背板对外提供18路4XRapidIO接口和18路万兆以太网SerDes接口，通过VPX连接器与背板级联。RapidIO数据交换芯片选用IDT的RXS2448芯片，RXS2448芯片基于RapidIO3.0规范，该数据交换芯片共有48路串行通道，通过外部配置，可以灵活的设置为12×4，24×2，24×1的端口工作方式，端口数最多可以配置为24个。以太网交换芯片选用博通BCM956842，对外提供20路万兆以太网接口，最大带宽可达到200Gbps，其中18路以SerDes形式进行背板互连，另外两路以万兆以太网光接口形式对外输出，用于系统之间级联。主板对外提供20路4XRapidIO接口，18路4XRapidIO接口用于背板互连，进行数据交换，2路4XRapidIO接口通过前面板对外提供，用于系统之间级联。本专利技术提供的技术方案带来的有益效果是：本专利技术的交换融合板，其CPU选用国产龙芯2H，龙芯2H采用65nm工艺实现，主频达1GHz以上，片内集成定点处理器、浮点处理器、流媒体处理和图形图像处理功能，用于对RapidIO交换芯片和网络交换芯片的配置，RapidIO交换芯片选用IDT的RXS2448，RXS2448芯片基于RapidIO3.0规范，该数据交换板共有48路串行通道，通过外部配置，可以灵活的设置为12×4，24×2，24×1的端口工作方式，端口数最多可以配置为24个，该交换融合板在全双工模式下，每路最大速率可以达到50Gbps，整板RapidIO数据交换最大带宽可达到1000Gbps，提供无阻塞的全双工交换能力，高性能的SerDes通道可以提供单路1.25、2.5、3.125、5.0、6.25、10.3125和12.5Gbaud等多种传输速率，系统对外提供20路4XRapidIO接口，18路4XRapidIO接口用于背板互连，进行数据交换，2路4XRapidIO接口通过前面板对外提供，用于系统之间级联，可以同时满足多路服务器和存储设备进行数据交换，该交换融合板以太网数据交换最大带宽可达到200Gbps，对外提供20路万兆以太网接口，其中18路以SerDes形式进行背板互连，另外两路以万兆以太网光接口形式对外输出，用于系统之间级联，该数据交换融合板采用VPX架构与背板级联，提高了系统的加固性。该万兆以太网交换和RapidIO交换融合板具有CPU国产化，系统性能高，软件自主可控和管理方便等优点，可广泛应用于各种网路交换和RapidIO交换的混合交换系统中。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术的一种基于国产CPU的万兆以太网交换和RAPIDIO交换融合板的系统结构框图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。实施例一如图1所示，本专利技术实施方式包括四部分内容：1、配置模块：配置模块CPU选择国产龙芯2H，主频可以达1GHz以上，片内集成定点处理器、浮点处理器、流媒体处理和图形图像处理功能，采用国操作系统，保证软件自主可控，通过I2C总线对RapidIO数据交换芯片进行配置，通过PCIE总线对以太网交换芯片进行配置。2、RapidIO数据交换模块：RapidIO交换芯片选用IDT的RXS2448，RXS2448芯片基于RapidIO3.0规范，该数据交换板共有48路串行通道，通过外部配置，可以灵活的设置为12×4，24×2，24×1的端口工作方式，端口数最多可以配置为24个，该交换融合板在全双工模式下，每路最大速率可以达到100Gbps，整板RapidIO数据交换最大带宽可达到2000Gbps，提供无阻塞的全双工交换能力，高性能的SerDes通道可以提供单路1.25、2.5、3.125、5.0、6.25、10.3125和12.5Gbaud等多种传输速率，系统对外提供20路4XRapidIO接口，18路4XRapidIO接口用于背板互连，进行数据交换，2路4XRapidIO接口通过前面板对外提供，用于系统之间级联，可以同时满足多路服务器和存储设备进行数据交换。3、万兆以太网数据交换模块：万兆交换芯片选用博通BCM956842，最大交换带宽可达324Gbps，该交换融合板对外提供20路万兆以太网接口，以太网数据交换最大带宽可达到200Gbps，其中18路以SerDes形式进行背板互连，另外两路以万兆以太网光接口形式对外输出，用于系统之间级联。4、VPX连接器：该数据交换板采用VPX架构与背板级联，电源通过背板VPX连接器输入到主板，主板通过背板对外提供18路4XRapidIO接口和18路万兆以太网SerDes接口，通过VPX连接器与背板级联，满足数据交换板与多路服务器和存储的互联，提高了系统的加固性。以上所述仅为本专利技术的较佳实施例，并不用以限制本专利技术，凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种基于国产CPU的万兆以太网交换和RAPIDIO交换融合板，包括主板和背板，所述的主板上设置国产龙芯CPU，其特征在于，所述的国产龙芯CPU通过I2C总线对RapidIO数据交换芯片进行配置，通过PCIE总线对以太网交换芯片进行配置，所述的主板通过背板VPX连接器连接电源，主板通过背板对外提供18路4X RapidIO接口和18路万兆以太网SerDes接口，通过VPX连接器与背板级联。

【技术特征摘要】
1.一种基于国产CPU的万兆以太网交换和RAPIDIO交换融合板，包括主板和背板，所述的主板上设置国产龙芯CPU，其特征在于，所述的国产龙芯CPU通过I2C总线对RapidIO数据交换芯片进行配置，通过PCIE总线对以太网交换芯片进行配置，所述的主板通过背板VPX连接器连接电源，主板通过背板对外提供18路4XRapidIO接口和18路万兆以太网SerDes接口，通过VPX连接器与背板级联。2.根据权利要求1所述的一种基于国产CPU的万兆以太网交换和RAPIDIO交换融合板，其特征在于，所述的RapidIO数据交换芯片选用IDT的RXS2448芯片，RXS2448芯片基于RapidIO3.0规范，该数据交换芯片共有48路串行通道，通过外部配置，可以...

【专利技术属性】
技术研发人员：高明，于治楼，金长新，刘强，
申请(专利权)人：济南浪潮高新科技投资发展有限公司，
类型：发明
国别省市：山东,37