在包括具有氧化物半导体膜的晶体管及在该晶体管上的保护膜的半导体装置中,以如下条件下形成包含超过化学计量组成的氧的氧化绝缘膜作为保护膜:将安装在被排气为真空状态的处理室内的衬底保持为高于或等于180℃且低于或等于260℃;将原料气体导入处理室来将处理室内的压力设定为高于或等于100Pa且低于或等于250Pa;并且将高于或等于0.17W/cm
【技术实现步骤摘要】
绝缘膜、半导体装置的制造方法以及半导体装置
本专利技术涉及一种绝缘膜及具有场效应晶体管的半导体装置的制造方法。
技术介绍
用于以液晶显示装置及发光显示装置为代表的大部分的平板显示器的晶体管使用设置在玻璃衬底上的如非晶硅、单晶硅和多晶硅等硅半导体形成。此外,使用该硅半导体形成的晶体管用于集成电路(IC)等。近年来,呈现半导体特性的金属氧化物用于晶体管而代替上述硅半导体的技术受到瞩目。注意,在本说明书中,呈现半导体特性的金属氧化物称为氧化物半导体。例如,已公开了如下技术,其中使用氧化锌或In-Ga-Zn类氧化物作为氧化物半导体来制造晶体管,并该晶体管用作显示装置的像素的开关元件等(参照专利文献1及2)。[参考文献][专利文献][专利文献1]日本专利申请公开2007-123861号公报;[专利文献2]日本专利申请公开2007-096055号公报。
技术实现思路
在使用氧化物半导体的晶体管中,氧化物半导体膜中的氧缺陷导致晶体管的电特性的劣化。例如,使用包含氧缺陷的氧化物半导体的晶体管的阈值电压容易向负方向变动,并这种晶体管有成为常导通(normally-on)的倾向。这是因为起因于氧化物半导体中的氧缺陷产生电荷,并电阻降低的缘故。另外,使用包含氧缺陷的氧化物半导体膜的晶体管有如下问题,由于随时间的变化或光照射的栅偏置温度(BT:Bias-Temperature)压力测试,电特性,典型为阈值电压变动。于是,本专利技术的一个方式的课题是降低用于半导体装置中的氧化物半导体中包含的氧缺陷的含量。另外,本专利技术的一个方式的其它课题是提高使用氧化物半导体的半导体装置的电特性。根据本专利技术的一个方式,通过等离子体CVD法形成包含比满足化学计量组成的氧多的氧(即,包含超过化学计量组成的氧)的氧化绝缘膜。根据本专利技术的一个方式,在包括具有氧化物半导体膜的晶体管及在该晶体管上的保护膜的半导体装置中,通过等离子体CVD法形成包含超过化学计量组成的氧的氧化绝缘膜作为上述保护膜。根据本专利技术的一个方式,在包括具有氧化物半导体膜的晶体管及在该晶体管上的保护膜的半导体装置中,安装在被排气为真空状态的处理室内的衬底的温度保持为高于或等于180℃且低于或等于260℃,原料气体导入到处理室来处理室内的压力设定为高于或等于100Pa且低于或等于250Pa,并且高于或等于0.17W/cm2且低于或等于0.5W/cm2的高频功率供应到设置在处理室内的电极的条件下,形成包含超过化学计量组成的氧的氧化绝缘膜作为上述保护膜。根据本专利技术的一个方式,在包括具有氧化物半导体膜的晶体管及在该晶体管上的保护膜的半导体装置中,安装在被排气为真空状态的处理室内的衬底的温度保持为高于或等于180℃且低于或等于260℃,原料气体导入到处理室来处理室内的压力设定为高于或等于100Pa且低于或等于250Pa,并且高于或等于0.17W/cm2且低于或等于0.5W/cm2的高频功率供应到设置在处理室内的电极的条件下,形成包含超过化学计量组成的氧的氧化绝缘膜作为上述保护膜;然后,进行加热处理使得包含在保护膜中的氧扩散到氧化物半导体膜。另外,在本专利技术的一个方式中,包括具有栅电极、夹着栅极绝缘膜与栅电极的一部分重叠的氧化物半导体膜、以及与氧化物半导体膜接触的一对电极的晶体管,并且保护膜设置在氧化物半导体膜上。该保护膜是通过电子自旋共振法(electronspinresonance)测定的在g=2.001处的信号的自旋密度低于1.5×1018spins/cm3的氧化绝缘膜。另外,一对电极设置在栅极绝缘膜和氧化物半导体膜之间。或者,一对电极设置在氧化物半导体膜和保护膜之间。另外,本专利技术的一个方式是一种半导体装置,该半导体装置包括具有氧化物半导体膜、与氧化物半导体膜接触的一对电极、在氧化物半导体膜上的栅极绝缘膜、夹着栅极绝缘膜与氧化物半导体膜的一部分重叠的栅电极的晶体管、以及覆盖栅极绝缘膜及栅电极的保护膜。该保护膜是通过电子自旋共振法测定的在g=2.001处的信号的自旋密度低于1.5×1018spins/cm3的氧化绝缘膜。在具有氧化物半导体的晶体管中,形成包含超过化学计量组成的氧的氧化绝缘膜作为形成在晶体管上的保护膜,并该保护膜中的氧扩散到氧化物半导体膜,来可以降低包含在氧化物半导体膜中的氧缺陷量。由此,根据本专利技术的一个方式,可以提供具有优异的电特性的半导体装置。附图说明图1A至1C是说明晶体管的一个方式的俯视图及截面图。图2A至2D是说明晶体管的制造方法的一个方式的截面图。图3是说明晶体管的一个方式的截面图。图4A至4E是说明晶体管的制造方法的一个方式的截面图。图5A至5C是说明晶体管的一个方式的俯视图及截面图。图6A至6D是说明晶体管的制造方法的一个方式的截面图。图7A和7B是说明晶体管的一个方式的俯视图及截面图。图8A和8B是说明晶体管的一个方式的俯视图及截面图。图9A至9C是说明晶体管的一个方式的截面图。图10是说明晶体管的一个方式的截面图。图11A和11B是说明晶体管的一个方式的截面图。图12是说明晶体管的一个方式的截面图。图13是说明半导体装置的一个方式的截面图。图14A和14B是说明半导体装置的一个方式的电路图。图15是说明半导体装置的一个方式的方框图。图16是说明半导体装置的一个方式的方框图。图17是说明半导体装置的一个方式的方框图。图18是示出所制造的样品的TDS分析结果的图。图19A和19B是示出所制造的样品的氧分子释放量的图。图20A和20B是示出所制造的样品的TDS分析结果的图。图21是示出所制造的样品的功率与每单位面积的自旋数的关系的图。图22是示出所制造的样品的硅烷流量与每单位面积的自旋数的关系的图。图23是示出所制造的样品的CPM测定结果的图。图24A和24B示出所制造的样品的电流-电压特性的初期特性。图25A至25D示出所制造的样品的电流-电压特性的初期特性。图26说明用于C-V测定的MOS元件。图27A至27D示出所制造的样品的C-V测定结果。图28A至28D示出所制造的样品的ESR测定结果。图29示出所制造的样品的缺陷密度与迟滞量的关系。具体实施方式下面,将参照附图详细说明本专利技术的实施方式。但是,本专利技术不局限于在下文中所说明的内容,所属
的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本专利技术的范围及其宗旨下可以被变换为各种形式。因此,本专利技术不应该被解释为仅限定在下面的实施方式所记载的内容中。另外,在下面所说明的实施方式及实施例中,在不同的附图中用相同的附图标记或相同的阴影线表示相同部分或具有相同功能的部分,并省略反复说明。注意,在本说明书所说明的每一个附图中,有时为了明确起见,夸大表示各构成要素的大小、膜的厚度、区域。因此,本专利技术的实施方式不限定于该尺度。另外,在本说明书中的如“第一”、“第二”及“第三”等的词语是为了避免构成要素的混淆而使用的,而这些词语在数目方面上的不限制构成要素。因此,例如,词语“第一”可以适当地替换为词语“第二”或“第三”等。例如,当电路工作的电流方向变化时,“源极”及“漏极”的功能有时被互相调换。在本说明书中,在光刻工序之后进行蚀刻工序的情况下,去除通过光刻工序形成的掩模。实施方式1在本实施方式中,参照附图说明本本文档来自技高网...
【技术保护点】
一种半导体装置,包括:第一栅电极;所述第一栅电极上的包括铟、镓和锌的氧化物半导体膜;所述氧化物半导体膜上的包括第一导电膜和第二导电膜的第二栅电极;以及所述第二栅电极上的保护膜,其中,在所述氧化物半导体膜中铟浓度大于镓浓度,所述第一导电膜包括铟、锌和氧化物,所述第二导电膜包括金属元素,并且所述保护膜是通过电子自旋共振法测定的在g=2.001处的信号的自旋密度低于1.5×10
【技术特征摘要】
2012.04.06 JP 2012-087432;2012.07.12 JP 2012-156491.一种半导体装置,包括:第一栅电极;所述第一栅电极上的包括铟、镓和锌的氧化物半导体膜;所述氧化物半导体膜上的包括第一导电膜和第二导电膜的第二栅电极;以及所述第二栅电极上的保护膜,其中,在所述氧化物半导体膜中铟浓度大于镓浓度,所述第一导电膜包括铟、锌和氧化物,所述第二导电膜包括金属元素,并且所述保护膜是通过电子自旋共振法测定的在g=2.001处的信号的自旋密度低于1.5×1018spins/cm3的氧化绝缘膜。2.一种半导体装置,包括:第一栅电极;所述第一栅电极上的包括铟、镓和锌的第一氧化物半导体膜;所述第一氧化物半导体膜上的包括铟、镓和锌的第二氧化物半导体膜;所述第二氧化物半导体膜上的包括第一导电膜和第二导电膜的第二栅电极;以及所述第二栅电极上的保护膜,其中,在所述第二氧化物半导体膜中铟浓度大于镓浓度,所述第一导电膜包括铟、锌和氧化物,所述第二导电膜包括金属元素,并且所述保护膜是通...
【专利技术属性】
技术研发人员:冈崎健一,佐佐木俊成,横山周平,羽持贵士,
申请(专利权)人:株式会社半导体能源研究所,
类型:发明
国别省市:日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。