晶片封装体及其制造方法技术

一种晶片封装体及其制造方法，该晶片封装体包含一晶片、一绝缘层以及一导电层。晶片具有一基底、一磊晶层、一元件区与一导电垫，其中磊晶层位于基底上，元件区位于磊晶层上，而导电垫位于元件区的一侧并连接至元件区，且导电垫凸出于磊晶层的一侧面。绝缘层位于基底下并延伸覆盖磊晶层的侧面，而导电层，位于绝缘层下并延伸接触导电垫，且导电层与磊晶层的侧面相隔一第一距离。本发明专利技术不仅使得电流无法自磊晶层进入/导出导电层而造成短路，还简化了制程步骤与成本，且对于微小化设计有所助益。

【技术实现步骤摘要】
晶片封装体及其制造方法
本专利技术有关一种晶片封装体及一种晶片封装体的制造方法。
技术介绍
在各项电子产品要求多功能且外型尚须轻薄短小的需求之下，各项电子产品所对应的半导体晶片，不仅其尺寸微缩化，当中的布线密度亦随之提升，因此后续在制造半导体晶片封装体的挑战亦渐趋严峻。其中，晶圆级晶片封装是半导体晶片封装方式的一种，是指晶圆上所有晶片生产完成后，直接对整片晶圆上所有晶片进行封装制程及测试，完成之后才切割制成单颗晶片封装体的晶片封装方式。在半导体晶片尺寸微缩化、布线密度提高的情形之下，晶片中磊晶层的使用降低了电荷收集(chargecollection)时间而进一步提升晶片封装体的效率。然而，具有导电性的磊晶层易与后续打线形成的导电层间产生错误的电性连接关系，而使晶片封装体产生短路并大幅降低其良率。据此，业界亟须改良晶片封装体的结构与其制造方法以防止上述的问题产生。
技术实现思路
因此，本专利技术提供一种晶片封装体与其制备方法，以提升磊晶层与导电层之间的绝缘性质。本专利技术的一态样提供一种晶片封装体，包含一晶片、一绝缘层以及一导电层。晶片具有一基底、一磊晶层、一元件区与一导电垫，其中磊晶层位于基底上，元件区位于磊晶层上，而导电垫位于元件区的一侧并连接至元件区，且导电垫凸出于磊晶层的一侧面。绝缘层位于基底下并延伸覆盖磊晶层的侧面，而导电层，位于绝缘层下并延伸接触导电垫，且导电层与磊晶层的侧面相隔一第一距离。根据本专利技术一或多个实施方式，第一距离大于6微米。根据本专利技术一或多个实施方式，第一距离介于6至10微米之间。根据本专利技术一或多个实施方式，磊晶层的厚度介于4至8微米之间。根据本专利技术一或多个实施方式，晶片还包含位于基底与磊晶层之间的一反射层。根据本专利技术一或多个实施方式，导电层与反射层的一侧面相隔一第二距离，且第一距离等于或大于第二距离。根据本专利技术一或多个实施方式，反射层的厚度介于1至2微米之间。根据本专利技术一或多个实施方式，晶片封装体还包含：一保护层，覆盖导电层，且具有一开口暴露导电层；以及一外部导电结构，位于开口中，并接触导电层。根据本专利技术一或多个实施方式，其中晶片还包含：一感测元件，位于元件区上。根据本专利技术一或多个实施方式，晶片封装体还包含：一间隔层，环绕感测元件；以及一透明基板，位于间隔层上，且覆盖感测元件。本专利技术的另一态样提供一种晶片封装体的制造方法，包含下列步骤。先提供一晶圆，晶圆具有一基底、一磊晶层、一元件区与一导电垫，其中磊晶层位于基底上，元件区位于磊晶层上，而导电垫位于元件区的一侧并连接至元件区。接着图案化基底，并以此图案化基底作为遮罩，移除部分的磊晶层以使导电垫凸出于磊晶层的一侧面。形成一绝缘层至基底下，绝缘层延伸覆盖磊晶层的侧面与导电垫，并形成一缺口于绝缘层中，以暴露导电垫。再形成一导电层于绝缘层下，且导电层延伸至缺口中接触导电垫。根据本专利技术一或多个实施方式，晶片还包含：一反射层，位于基底与磊晶层之间。根据本专利技术一或多个实施方式，移除部分的磊晶层的步骤还包含移除部分的反射层以暴露反射层的一侧面。根据本专利技术一或多个实施方式，绝缘层还延伸覆盖反射层的侧面。根据本专利技术一或多个实施方式，在形成该绝缘层至该基底下且该绝缘层延伸覆盖至该磊晶层的该侧面前，还包含侧向蚀刻磊晶层的侧面。根据本专利技术一或多个实施方式，晶圆还包含：一感测元件，位于元件区上。根据本专利技术一或多个实施方式，晶片封装体的制造方法还包含形成环绕感测元件的一间隔层，接着形成一透明基板于间隔层上，以覆盖感测元件。根据本专利技术一或多个实施方式，晶片封装体的制造方法还包含：形成一保护层于导电层下；以及形成一开口于保护层中，以暴露导电层。根据本专利技术一或多个实施方式，晶片封装体的制造方法还包含形成一外部导电结构于开口中，以接触导电层。根据本专利技术一或多个实施方式，晶片封装体的制造方法还包含下列步骤。沿缺口切割保护层、导电层、间隔层与透明基板，以形成一晶片封装体。本专利技术不仅使得电流无法自磊晶层进入/导出导电层而造成短路，还简化了制程步骤与成本，且对于微小化设计有所助益。附图说明图1A绘示根据本专利技术部分实施方式的一种晶片封装体的剖面图；图1B绘示本专利技术部分实施方式中，图1A的区域S的局部放大图；图1C绘示本专利技术其他部分实施方式中，图1A的区域S的局部放大图；图2绘示根据本专利技术部分实施方式的晶片封装体的制造方法流程图；图3A至图3H绘示图1A的晶片封装体在制程各个阶段的剖面图；以及图4A至图4B绘示本专利技术部分实施方式的晶片封装体在制程各个阶段的剖面图。其中，附图中符号的简单说明如下：100：晶片封装体；110：晶片；112：基底；113：反射层；113a：侧面；114：磊晶层；114a：侧面；115：内金属介电层；116：元件区；118：导电垫；118a：侧面；120：绝缘层；130：导电层；140：间隔层；145：感测元件；150：透明基板；160：保护层；162：开口；170：外部导电结构；210～280：步骤；300：晶圆；310：凹陷；320：缺口；330：切割道；410：凹陷；D1：第一距离；D2：第二距离；T1：厚度。具体实施方式以下将以图式揭露本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示。此外，相对词汇，如“下”或“底部”与“上”或“顶部”，用来描述文中在附图中所示的一元件与另一元件的关系。相对词汇用来描述装置在附图中所描述之外的不同方位是可以被理解的。例如，如果一附图中的装置被翻转，元件将会被描述原为位于其它元件的“下”侧将被定向为位于其他元件的“上”侧。例示性的词汇“下”，根据附图的特定方位可以包含“下”和“上”两种方位。同样地，如果一附图中的装置被翻转，元件将会被描述原为位于其它元件的“下方”或“之下”将被定向为位于其他元件上的“上方”。例示性的词汇“下方”或“之下”，可以包含“下方”和“上方”两种方位。图1A绘示根据本专利技术部分实施方式的一种晶片封装体100的剖面图。如图1A所示，一晶片封装体100包含一晶片110、一绝缘层120与一导电层130，且晶片110包含一基底112、一磊晶层114、一元件区116与一导电垫118。其中，磊晶层114位于基底112上，而元件区116与导电垫118均位于磊晶层114上，且导电垫118位于元件区116的一侧并连接至此元件区116。具体而言，元件区116中具有半导体元件。晶片110可选择性地还包含内层介电层(ILD)、内金属介电层(IMD)115、钝化层(passivationlayer)与内连金属结构，其中内连金属结构中的一或多层金属层从元件区116内往外延伸以作为晶片封装体100的导电垫118，并电性连接至元件区116的半导体元件。另外，内金属介电层115从元件区116内部横向延伸至元件区116外面，使得至少一部分的内金属介电层115位于磊晶层114与导电垫118之间。在本专利技术的部分实施方式中，基底112为不具有任何元件的空白基板，其材质包含硅或其他半导体元素，如锗或III-V族元素，但本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包含：晶片，包含：基底；磊晶层，位于该基底上；元件区，位于该磊晶层上；以及导电垫，位于该元件区的一侧并连接至该元件区，且该导电垫凸出于该磊晶层的侧面；绝缘层，位于该基底下并延伸覆盖该磊晶层的该侧面；以及导电层，位于该绝缘层下并延伸接触该导电垫，且该导电层与该磊晶层的该侧面相隔第一距离。

【技术特征摘要】
2015.12.29 US 62/272,6031.一种晶片封装体，其特征在于，包含：晶片，包含：基底；磊晶层，位于该基底上；元件区，位于该磊晶层上；以及导电垫，位于该元件区的一侧并连接至该元件区，且该导电垫凸出于该磊晶层的侧面；绝缘层，位于该基底下并延伸覆盖该磊晶层的该侧面；以及导电层，位于该绝缘层下并延伸接触该导电垫，且该导电层与该磊晶层的该侧面相隔第一距离。2.根据权利要求1所述的晶片封装体，其特征在于，该第一距离大于6微米。3.根据权利要求2所述的晶片封装体，其特征在于，该第一距离介于6至10微米之间。4.根据权利要求1所述的晶片封装体，其特征在于，该磊晶层的厚度介于4至8微米之间。5.根据权利要求1所述的晶片封装体，其特征在于，该晶片还包含位于该基底与该磊晶层之间的反射层。6.根据权利要求5所述的晶片封装体，其特征在于，该导电层与该反射层的侧面相隔第二距离，且该第一距离等于或大于该第二距离。7.根据权利要求5所述的晶片封装体，其特征在于，该反射层的厚度介于1至2微米之间。8.根据权利要求1所述的晶片封装体，其特征在于，还包含：保护层，覆盖该导电层，并具有开口暴露该导电层；以及外部导电结构，位于该开口中，并接触该导电层。9.根据权利要求8所述的晶片封装体，其特征在于，该晶片还包含：感测元件，位于该元件区上。10.根据权利要求9所述的晶片封装体，其特征在于，还包含：间隔层，环绕该感测元件；以及透明基板，位于该间隔层上，且覆盖该感测元件。11.一种晶片封装体的制造方法，其特征在于，包含：提供晶圆，该晶圆包含：基底；磊晶层，位于该基底上；元件区，位于该磊晶层上；以及导电垫，位于该元件区...

【专利技术属性】
技术研发人员：龙顺文，邱国峻，郭孟翰，黄铭杰，林锡坚，陈智纲，陈义彬，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾,71