阵列基板及其制备方法和应用技术

本发明专利技术提出了阵列基板及其制备方法和应用。该制备阵列基板的方法包括：在衬底基板上形成钝化层；在钝化层远离衬底的一侧形成光刻胶层，并对光刻胶层进行构图工艺形成具有开口图案的光掩膜；对开口图案对应的钝化层区域进行离子注入；刻蚀开口图案对应的钝化层区域，形成贯穿所述钝化层的过孔；剥离光掩膜。本发明专利技术所提出的制备方法，通过预先注入离子，使得钝化层刻蚀过程中凹槽的两侧侧壁和底壁形成一层薄薄的保护膜，由于底壁的保护膜相较于两侧壁的更容易被刻蚀掉，从而使垂直方向的刻蚀速度快于侧向的刻蚀速度，从而可有效控制钝化层刻蚀方向，能有效地解决底切不良现象所带来的阵列基板制作良品率降低的问题。

【技术实现步骤摘要】
阵列基板及其制备方法和应用
本专利技术涉及显示
，具体的，本专利技术涉及阵列基板及其制备方法和应用。更具体的，涉及制备阵列基板的方法、阵列基板和显示装置。
技术介绍
传统的TFT产品制作过程中，制作钝化层的材质通常会选择SiNx，并且该SiNx钝化层一般分为三层：过渡亚层、主体亚层和顶亚层。其中，过渡亚层的作用是避免钝化层主体与像素电极直接接触产生黑点不良，且过渡亚层的SiNx密度较小；顶亚层的作用是在等离子体刻蚀中起到缓冲作用，并使过孔达到一定的坡度角和尺寸。所以，由于亚层结构的疏松程度不同，造成了各亚层的刻蚀速率不同。目前，在制作TFT基板的钝化层过孔过程中，由于钝化层的主体亚层与底部过渡亚层的刻蚀速率不同，参考图1，在刻蚀过程中容易出现底切倒角的现象，参考图2，进而容易造成顶部ITO层与S/D电极层之间出现接触跨断的问题，从而可能导致TFT产品显示异常甚至无法显示，最终造成了TFT基板制作的良品率降低。因此，现阶段的TFT基板的制作方法仍有待改进。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。本专利技术是基于专利技术人的下列发现而完成的：本专利技术人在研究过程中发现，传统的制作TFT产品钝化层过孔的步骤中，采用活性等离子体进行刻蚀，等离子体比较容易进入较疏松的顶亚层，而能达到刻蚀的目的；而当刻蚀到过渡亚层时，由于其刻蚀速率与主体亚层的不同则会产生缩进(即过渡亚层的侧向刻蚀程度大于相邻的主体亚层底部)，也就产生了底切不良的现象，具体结构示意图参考图1。为了解决上述技术问题，本专利技术的专利技术人经过深入研究发现，在制作完钝化层过孔的光刻胶掩膜图案后，先利用光刻胶掩膜图案为阻挡层，进行金属铝离子注入，使未被光刻胶保护区域的氮化硅中均匀地分布金属铝离子；如此，当利用刻蚀气体刻蚀氮化硅钝化层的过程中，刻蚀凹槽的两侧侧壁表层中的金属铝会生成一层薄薄的抗等离子体刻蚀性强的保护膜，因此，可以保护钝化层在刻蚀过程中不会被过度侧向刻蚀而避免产生底切倒角的技术问题。有鉴于此，本专利技术的一个目的在于提出一种能有效控制钝化层刻蚀方向、防止底切不良问题或操作简单的制备阵列基板的方法。在本专利技术的第一方面，本专利技术提出了一种制备阵列基板的方法。根据本专利技术的实施例，所述方法包括：在衬底基板上形成钝化层；在所述钝化层远离所述衬底的一侧形成光刻胶层，并对所述光刻胶层进行构图工艺形成具有开口图案的光掩膜；对所述开口图案对应的钝化层区域进行离子注入；刻蚀所述开口图案对应的钝化层区域，形成贯穿所述钝化层的过孔；剥离所述光掩膜。采用本专利技术实施例的制备方法，通过预先注入金属离子，使得钝化层刻蚀过程中凹槽的两侧侧壁和底壁形成一层薄薄的保护膜，由于底壁的保护膜相较于两侧壁的更容易被刻蚀掉，从而使垂直方向的刻蚀速度快于侧向的刻蚀速度，从而可有效控制钝化层刻蚀方向，能有效地解决底切不良现象所带来的阵列基板制作良品率降低的问题。另外，根据本专利技术上述实施例的制备方法，还可以具有如下附加的技术特征：根据本专利技术的实施例，在所述衬底基板上形成钝化层之前，进一步包括：在所述衬底基板上形成源漏电极层，且所述源漏电极层和所述钝化层是形成在所述衬底的同侧。根据本专利技术的实施例，形成所述钝化层进一步包括：在所述衬底上的源漏电极层的远离所述衬底的一侧形成过渡亚层；在所述过渡亚层远离所述衬底的一侧形成主体亚层；以及在所述主体亚层远离所述衬底的一侧形成顶亚层。根据本专利技术的实施例，所述注入的离子为铝离子。根据本专利技术的实施例，所述注入铝离子的方法为金属蒸发真空弧离子注入方法。根据本专利技术的实施例，所述金属蒸发真空弧离子注入方法采用的阴极材料是纯度不小于90w/w％的金属铝。根据本专利技术的实施例，所述铝离子的注入剂量为4×1016～6×1016ion/cm2。根据本专利技术的实施例，所述刻蚀采用的气体为SF6和CF4中的至少一种以及O2。在本专利技术的第二方面，本专利技术提出了一种阵列基板。根据本专利技术的实施例，所述阵列基板是通过上述的方法获得的。本专利技术实施例的阵列基板，顶层ITO层与S/D电极之间不容易出现接触跨断的问题，其良品率更高。本领域技术人员能够理解的是，前面针对制备阵列基板的方法所描述的特征和优点，仍适用于该阵列基板，在此不再赘述。在本专利技术的第三方面，本专利技术提出了一种显示装置。根据本专利技术的实施例，所述显示装置包括上述的阵列基板。本专利技术实施例的显示装置，其阵列基板的顶层ITO层与S/D电极之间不会有接触跨断的现象，其良品率更高、显示质量更佳。本领域技术人员能够理解的是，前面针对制备阵列基板的方法、阵列基板所描述的特征和优点，仍适用于该显示装置，在此不再赘述。本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1是现有技术一个实施例的钝化层过孔刻蚀的底切不良的结构示意图；图2是现有技术一个实施例的顶层ITO与S/D电极层之间接触跨断的结构示意图；图3是本专利技术一个实施例的制备阵列基板的方法的流程示意图；图4是本专利技术一个实施例的衬底的结构示意图；图5是本专利技术一个实施例的制备方法步骤S200获得的阵列基板的结构示意图；图6是本专利技术一个实施例的制备方法步骤S300的注入金属铝离子的示意图；图7是本专利技术一个实施例的制备方法步骤S400的刻蚀过程的示意图；图8是本专利技术一个实施例的制备方法步骤S400的形成刻蚀凹槽过程的示意图；图9是本专利技术一个实施例的制备方法步骤S400获得的阵列基板的结构示意图；图10是本专利技术一个实施例的制备方法步骤S500获得的阵列基板的结构示意图；图11是本专利技术一个实施例的制备方法步骤S100获得的衬底的结构示意图。附图标记1底切100钝化层110过渡亚层120主体亚层130顶亚层200S/D电极层300光掩模400刻蚀凹槽410保护膜500过孔600顶层ITO700衬底基板具体实施方式下面详细描述本专利技术的实施例，本
人员会理解，下面实施例旨在用于解释本专利技术，而不应视为对本专利技术的限制。除非特别说明，在下面实施例中没有明确描述具体技术或条件的，本领域技术人员可以按照本领域内的常用的技术或条件或按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可通过市购到的常规产品。在本专利技术的一个方面，本专利技术提出了一种制备阵列基板的方法。参照图3～10，对本专利技术的制备方法进行详细的描述。根据本专利技术的实施例，参考图3，该制备方法包括：S100：在衬底基板上形成钝化层。在该步骤中，参考图11，在衬底基板700上形成钝化层100。根据本专利技术的实施例，获得该衬底基板700的具体方法不受特别的限制，例如市购或自行制作，只要该衬底基板700满足使用要求即可，本领域技术人员可根据实际的情况进行选择。根据本专利技术的实施例，钝化层100可以直接形成在衬底基板700的一侧，钝化层100和衬底基板700之间也可以设置有其他层结构，参考图11(图11中用“...”简略地表示其它层结构)，比如S/D电极层、栅极、栅绝缘层和像素电极层等，本领域技术人员可根据该阵列基板的使用要求进行设计和补充，在此不再进行赘述。在本专利技术的一些实施例中，衬底基板700和钝化层1本文档来自技高网...

【技术保护点】
一种制备阵列基板的方法，其特征在于，包括：在衬底基板上形成钝化层；在所述钝化层远离所述衬底的一侧形成光刻胶层，并对所述光刻胶层进行构图工艺形成具有开口图案的光掩膜；对所述开口图案对应的钝化层区域进行离子注入；刻蚀所述开口图案对应的钝化层区域，形成贯穿所述钝化层的过孔；剥离所述光掩膜。

【技术特征摘要】
1.一种制备阵列基板的方法，其特征在于，包括：在衬底基板上形成钝化层；在所述钝化层远离所述衬底的一侧形成光刻胶层，并对所述光刻胶层进行构图工艺形成具有开口图案的光掩膜；对所述开口图案对应的钝化层区域进行离子注入；刻蚀所述开口图案对应的钝化层区域，形成贯穿所述钝化层的过孔；剥离所述光掩膜。2.根据权利要求1所述的方法，其特征在于，在所述衬底基板上形成钝化层之前，进一步包括：在所述衬底基板上形成源漏电极层，且所述源漏电极层和所述钝化层是形成在所述衬底的同侧。3.根据权利要求2所述的方法，其特征在于，在所述衬底基板上形成所述钝化层进一步包括：在所述源漏电极层的远离所述衬底的一侧形成过渡亚层；在所述过渡亚层远离所述衬底的一侧形成主体亚层；以及在所述主体...

【专利技术属性】
技术研发人员：宫奎，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34