半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法，包含：形成多个心轴图案(mandrel patterns)在基材的图案层上方；以及形成间隙层在图案层与心轴图案上方，以及在心轴图案的多个侧壁上。此方法还包含利用干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的空间实质上与心轴图案在沿着图案宽度方向上的尺寸相匹配。此方法还包含蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化的间隙层形成于心轴图案的侧壁上。于修整间隙层以及蚀刻间隙层后，此方法还包含移除心轴图案。此方法还包含将图案化的间隙层的图案移转至图案层。

【技术实现步骤摘要】
半导体装置的制造方法
本专利技术是有关于一种制造方法，且特别是有关于一种半导体装置的制造方法。
技术介绍
半导体集成电路工业已历经快速的发展。在集成电路材料以及设计的技术发展已形成多个集成电路世代，每一代集成电路具有比前一代集成电路更小且更复杂的电路。在集成电路发展的进程中，功能性密度(即每一个晶片面积中内连接元件的数目)已经普遍增加，而几何尺寸(即制程中所能制造出最小的元件或线路)则是普遍减小。这种微缩化的过程通常可透过增加生产效率以及降低相关支出，来提供许多利益。此种微缩化也增加了集成电路加工和制造上的复杂度，为了实现这样的进展，集成电路加工和制造上也需要有相同的进步。举例而言，传统的微影技术已无法满足先进制程节点，例如20纳米或更小的关键尺寸以及图案密度的需求。心轴(mandrel)间隙壁技术经常用来加倍先进微影中的曝光图案。一个典型的心轴间隙壁技术在第一次曝光制程中形成心轴图案，且形成间隙壁特征在心轴图案的侧壁上。接着，心轴间隙壁技术移除心轴图案，并使用间隙壁特征作为蚀刻罩幕来形成最终图案。相较于第一曝光图案，此技术有效地缩减一半的最终图案间距。然而，对于典型的心轴间隙壁技术而言，制造出同时具有一致的间距以及一致的关键尺寸的最终图案是一个挑战。
技术实现思路
依照在此所描述的一或多个实施方式，一种方法可包含：形成多个心轴图案在基材上方的图案层上方；形成间隙层在图案层与心轴图案上方，以及在心轴图案的多个侧壁上；利用干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的空间实质上与心轴图案在沿着一图案宽度方向上的尺寸相匹配；蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化间隙层形成于心轴图案的侧壁上；以及于修整间隙层以及蚀刻间隙层后，移除心轴图案。依照在此所描述的一或多个实施方式，一种方法可包含：形成图案层在基材上方；形成多个心轴图案在图案层上方；形成间隙层在图案层与心轴图案上方，以及在心轴图案的多个侧壁上；利用等向性干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的一空间实质上与心轴图案在沿着一图案宽度方向上的尺寸相匹配；利用非等向性干式蚀刻技术来蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化间隙层形成于心轴图案的侧壁上；于修整间隙层以及蚀刻间隙层后，移除心轴图案；以及于移除心轴图案后，将图案化间隙层的图案移转至图案层。依照在此所描述的一或多个实施方式，一种方法可包含：沉积图案层在基材上方；形成多个心轴图案在图案层上方；形成间隙层在图案层与心轴图案的上方，以及在心轴图案的多个侧壁上；对间隙层进行氧化制程；利用非等向性干式蚀刻技术来蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化间隙层形成于心轴图案的侧壁上；利用等向性干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的空间实质上与心轴图案在沿着图案宽度方向上的尺寸相匹配；以及于进行氧化制程、修整间隙层以及蚀刻间隙层后，移除心轴图案。附图说明从以下结合所附附图所做的详细描述，可对本专利技术的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸可任意地增加或减少。图1是绘示依照本专利技术的许多态样的一种图案化基材的方法的流程图；图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I及图2J是绘示依照本专利技术的一些实施方式的元件在图1中的方法的各个制造步骤的剖面图；图3是绘示依照本专利技术的许多态样的另一种图案化基材的方法的流程图；图4A、图4B及图4C是绘示依照本专利技术的一些实施方式的元件在图3中的方法的各个制造步骤剖面图；图5是绘示依照本专利技术的许多态样的又一种图案化基材的方法的流程图；以及图6A、图6B、图6C及图6D是绘示一种元件在图5中的方法的各个制造步骤的透视图。具体实施方式以下的揭露提供了许多不同的实施方式或实施例，以实施所提供的标的的不同特征。以下所描述的构件与安排的特定实施例是用以简化本专利技术。当然这些仅为实施例，并非用以作为限制。举例而言，在描述中，第一特征形成于第二特征上方或上，可能包含第一特征与第二特征以直接接触的方式形成的实施方式，也可能包含额外特征可能形成在第一特征与第二特征之间的实施方式，如此第一特征与第二特征可能不会直接接触。此外，本专利技术可能会在各个实施例中重复参考数字及/或文字。这样的重复是基于简单与清楚的目的，以其本身而言并非用以指定所讨论的各实施方式及/或配置之间的关系。另外，在此可能会使用空间相对用语，例如“向下(beneath)”、“下方(below)”、“较低(lower)”、“上方(above)”、“较高(upper)”等等，以方便说明来描述如附图所绘示的一元件或一特征与另一(另一些)元件或特征的关系。除了在图中所绘示的方向外，这些空间相对用词意欲含括元件在使用或操作中的不同方位。设备可能以不同方式定位(旋转90度或在其他方位上)，因此可利用同样的方式来解释在此所使用的空间相对描述符号。本专利技术是有关于形成半导体装置的方法。更特别的是，本专利技术是有关于利用心轴间隙壁图案化技术(mandrel-spacerpatterningtechniques)来形成半导体装置。心轴间隙壁图案化技术包含自对准双图案化制程(self-aligneddoublepatterningprocess，SADP)，其减少了一半的曝光图案的间距；自对准四重图案化制程(self-alignedquadruplepatterning，SAQP)，其减少了四分之一的曝光图案的间距；以及其他间隙壁图案制程。根据本专利技术一些实施例，间隙壁特征是在心轴图案移除之前修整(称为“先修整”制程)。因此，每一个间隙壁特征的一侧被修整。间隙壁特征的修整确保了相邻的间隙壁特征之间的间距实质上与各别的心轴图案的尺寸(宽度)相匹配。由于最终图案的间距与关键尺寸是与相邻的间隙壁特征之间的空间以及心轴图案的宽度均有关，故间隙壁特征的修整有助于改善最终图案中的关键尺寸的一致性以及间距的一致性。图1为一种依照本专利技术的许多态样的一种制造集成电路元件200的方法100的高阶流程图。方法100仅为一范例，用以说明所提供的标的的多个态样。可在方法100的之前、期间以及之后提供附加的操作，且一些所描述的操作可被取代、省略、合并、或是为了方法的额外实施例而重新安排。以下将结合图2A至2J来描述图1中的各个操作，其中图2A至2J是绘示一种集成电路元件200在方法100的一实施例的各个制造阶段的剖面图。集成电路元件200可被包含在集成电路中，例如微处理器、记忆元件及/或其他可能包含被动元件，例如电阻器、电容器及电感器，以及主动元件，例如P型场效晶体管(PFET)、N型场效晶体管(NFET)、金属氧化半导体场效晶体管(MOSFET)、互补式金属氧化半导体(CMOS)晶体管、双极性晶体管、高压晶体管、高频晶体管、包含鳍式场效晶体管的多栅极场效晶体管以及前述的组合的集成电路中。在操作102中，方法100(图1)沉积介电层在基材202(图2A)上方，以作为图案化基材202以及形成集成电路元件200于其上或其中的准备。请参照图2A，示范的介电层204、206以及208沉积于基材202的上方。本实施例的基材202包含硅，例如半导体晶圆。在多本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法包含：形成多个心轴图案在一基材上方的一图案层上方；形成一间隙层在该图案层与所述多个心轴图案上方，以及在所述多个心轴图案的多个侧壁上；利用一干式蚀刻技术修整该间隙层，以使该间隙层的相邻的侧壁之间的一空间与所述多个心轴图案在沿着一图案宽度方向上的尺寸相匹配；蚀刻该间隙层，以暴露所述多个心轴图案以及该图案层，使得一图案化间隙层形成于所述多个心轴图案的所述多个侧壁上；以及于修整该间隙层以及蚀刻该间隙层后，移除所述多个心轴图案。

【技术特征摘要】
2015.12.31 US 62/273,554;2016.04.12 US 15/096,5411.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法包含：形成多个心轴图案在一基材上方的一图案层上方；形成一间隙层在该图案层与所述多个心轴图案上方，以及在所述多个心轴图案的多个侧壁上；利用一干式蚀刻技术修整该间隙层，以使该间隙层的相邻的侧壁之间的一空间与所述多个心轴图案在沿着一图案宽度方向上的尺寸相匹配；蚀刻该间隙层，以暴露所述多个心轴图案以及该图案层，使得一图案化间隙层形成于所述多个心轴图案的所述多个侧壁上；以及于修整该间隙层以及蚀刻该间隙层后，移除所述多个心轴图案。2.根据权利要求1所述的半导体装置的制造方法，其特征在于，修整该间隙层是在蚀刻该间隙层之后或是在蚀刻该间隙层之前进行。3.根据权利要求1所述的半导体装置的制造方法，其特征在于，于移除所述多个心轴图案之前，还包含对该间隙层进行一氧化制程，其中该氧化制程是在蚀刻该间隙层之前进行，且修整该间隙层是在该氧化制程之前进行或在蚀刻该间隙层之后进行。4.根据权利要求3所述的半导体装置的制造方法，其特征在于，蚀刻该间隙层以及进行该氧化制程包含：对该间隙层进行一第一氧化制程；于该第一氧化制程之后，对该间隙层进行一第一蚀刻以暴露所述多个心轴图案；于该第一蚀刻之后，对该间隙层进行一第二氧化制程；以及于该第二氧化制程之后，对该间隙层进行一第二蚀刻。5.根据权利要求3所述的半导体装置的制造方法，其特征在于，该干式蚀刻技术为等向性，其中蚀刻该间隙层是使用一非等向性干式蚀刻技术，其中修整该间隙层、蚀刻该间隙层以及该氧化制程是在同一个集束型设备来进行。6.根据权利要求5所述的半导体装置的制造方法，其特征在于，修整该间隙层以及进行该氧化制程共同减少该间隙层在该图案宽度方向上的一厚度...

【专利技术属性】
技术研发人员：林毓超，陈昭成，李俊鸿，杨裕隆，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71