一种自供电的低相位滞后的压电振动能量采集电路制造技术

本实用公开了一种自供电的低相位滞后的压电振动能量采集电路，特点是包括压电换能器、检测电容、电感、二极管、储能电容、衬底电平切换电路、正极值检测电路、负极值检测电路、正极值互锁开关、负极值互锁开关、正半周检测互锁开关和负半周检测互锁开关；优点是该压电振动能量采集电路在采集振动能量并转换为直流电压输出的过程中，降低了同步电荷采集相位滞后，并回收检测电路中电容所存储的能量，同时由于采用MOS管作为开关电路降低了采集主回路中的导通电压和导通电阻，也减少了元件数量降低了电路功耗，从而提高了压电能量的采集效率；此外，该压电振动能量采集电路采用集成电路的方法减少了电路体积，易于压电能量采集系统的集成。

【技术实现步骤摘要】
一种自供电的低相位滞后的压电振动能量采集电路
本实用涉及用于将振动能转换为电能的压电振动能量采集系统，尤其涉及一种自供电的低相位滞后的压电振动能量采集电路。
技术介绍
振动是环境中广泛存在的一种能量形式，如大自然中水和空气的流动、工业机器运作时的振动、交通工具运行时的振动及人体运动产生的振动等都具有振动能，而且振动能具有较高的能量密度。基于振动的能量采集方法一般有三种：电磁式、静电式和压电式，其中压电式能量采集系统由于具有结构简单、不发热、无电磁干扰、无污染、易于加工及实现微型化、集成化等诸多优点而备受青睐。由于振动使压电元件输出的电压是交变的，而常见的微型电子设备供电是需要稳定的直流电压，所以，在压电元件与用电设备之间需要设计接口电路，最常见的是压电换能器与全桥整流电路（SEH）连接，但是全桥整流电路直接用于压电发电系统的效果并不理想，由于压电换能器的内部等效电路中电容Cp的存在，使得电压电流总是存在一定的相位差，导致全桥整流电路存在无功功率，采集效率低。为提高压电振动能量采集系统的采集效率，研究人员提出了多种非线性能量提取电路，但是目前的这些非线性能量提取电路中，有些电路的能量采集效率受储能电容电压及负载阻抗的大小影响较大；有些电路实现起来过于复杂，且需要较多的外部控制电路，这些控制电路所消耗的功耗严重影响了系统的采集效率，还有些电路由于采用无源极值检测电路导致同步控制信号产生较大的相位滞后，这在压电换能器低电压情况下会严重降低采集效率。此外，这些电路均采用分立元件，体积较大，不利于集成。
技术实现思路
本实用所要解决的技术问题是提供一种可降低同步电荷采集相位滞后、减少元件数量降低电路功耗、回收检测电路中电容所存储的能量以提高压电能量采集效率的自供电的低相位滞后的压电振动能量采集电路。本实用解决上述技术问题所采用的技术方案为：一种自供电的低相位滞后的压电振动能量采集电路，包括压电换能器、检测电容、电感、二极管、储能电容、衬底电平切换电路、正极值检测电路、负极值检测电路、正极值互锁开关、负极值互锁开关、正半周检测互锁开关和负半周检测互锁开关，所述的衬底电平切换电路分别与芯片的P型衬底、所述的压电换能器的第一输出端、第二输出端相连接，所述的正极值检测电路上具有第二包络检测外接电阻端、第一包络检测电容检测端、第二包络检测电阻检测端和控制信号端，所述的负极值检测电路上具有第二包络检测外接电阻端、第一包络检测电容检测端、第二包络检测电阻检测端和控制信号端，所述的检测电容的一端与所述的正极值检测电路的第一包络检测电容检测端连接，所述的检测电容的另一端与所述的负极值检测电路的第一包络检测电容检测端连接，所述的压电换能器的第一输出端分别与所述的正极值检测电路的第二包络检测外接电阻端、所述的负极值检测电路、所述的正极值互锁开关、所述的负极值互锁开关、所述的正半周检测互锁开关、所述的负半周检测互锁开关相连接，所述的压电换能器的第二输出端分别与所述的负极值检测电路的第二包络检测外接电阻端、所述的正极值检测电路、所述的正极值互锁开关、所述的负极值互锁开关、所述的正半周检测互锁开关、所述的负半周检测互锁开关相连接，所述的正极值检测电路分别与所述的正极值互锁开关、所述的负极值互锁开关相连接，所述的负极值检测电路分别与所述的正极值互锁开关、所述的负极值互锁开关相连接，所述的正极值互锁开关与所述的正半周检测互锁开关相连接，所述的负极值互锁开关与所述的负半周检测互锁开关相连接，所述的正半周检测互锁开关与所述的负半周检测互锁开关相连接并具有输出电感正端和输出电感负端，所述的电感的一端和所述的二极管的正极分别与所述的输出电感正端相连接，所述的二极管的负极和所述的储能电容的一端连接后作为输出直流电源的正极，所述的电感的另一端、所述的输出电感负端和所述的储能电容的另一端均接地（作为输出直流电源的负极）。进一步地，所述的正极值检测电路包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管和第一电阻，所述的第一NMOS管的源极与漏极之间连接有第一寄生二极管，所述的第二NMOS管的源极与漏极之间连接有第二寄生二极管，所述的第一PMOS管的源极与漏极之间连接有第三寄生二极管，所述的第二PMOS管的源极与漏极之间连接有第四寄生二极管，所述的第一NMOS管的源极、所述的第一PMOS管的源极、所述的第二NMOS管的源极均与所述的压电换能器的第二输出端连接，所述的第一NMOS管的栅极与所述的压电换能器的第一输出端连接，所述的第一NMOS管的漏极、所述的第一PMOS管的栅极和漏极、所述的第二PMOS管的源极相连接为所述的第一包络检测电容检测端，所述的第二NMOS管的漏极和栅极、所述的第二PMOS管的栅极、所述的第一电阻的一端相连接为所述的第二包络检测电阻检测端，所述的第二PMOS管的漏极为所述的控制信号端，所述的第一电阻的另一端为所述的第二包络检测外接电阻端，所述的负极值检测电路包括第三NMOS管、第四NMOS管、第三PMOS管、第四PMOS管和第二电阻，所述的第三NMOS管的源极与漏极之间连接有第五寄生二极管，所述的第四NMOS管的源极与漏极之间连接有第六寄生二极管，所述的第三PMOS管的源极与漏极之间连接有第七寄生二极管，所述的第四PMOS管的源极与漏极之间连接有第八寄生二极管，所述的第三NMOS管的源极、第四NMOS管的源极、所述的第三PMOS管的源极均与所述的压电换能器的第一输出端连接，所述的第三NMOS管的栅极与所述的压电换能器的第二输出端连接，所述的第三NMOS管的漏极、所述的第三PMOS管的漏极和栅极、所述的第四PMOS管的源极相连接为所述的第一包络检测电容检测端，所述的第四NMOS管的漏极和栅极、所述的第四PMOS管的栅极、所述的第二电阻的一端相连接为所述的第二包络检测电阻检测端，所述的第四PMOS管的漏极为所述的控制信号端，所述的第二电阻的另一端为所述的第二包络检测外接电阻端。进一步地，所述的衬底电平切换电路包括第五NMOS管和第六NMOS管，所述的第五NMOS管的源极和漏极之间连接有第九寄生二极管，所述的第六NMOS管的源极和漏极之间连接有第十寄生二极管，所述的第五NMOS管的源极和所述的第六NMOS管的源极均与芯片的P型衬底连接，所述的第五NMOS管的漏极、所述的第六NMOS管的栅极均与所述的压电换能器的第一输出端连接，所述的第五NMOS管的栅极、所述的第六NMOS管的漏极均与所述的压电换能器的第二输出端连接。进一步地，所述的正半周检测互锁开关包括第七NMOS管和第五PMOS管，所述的第七NMOS管的源极和漏极之间连接有第十一寄生二极管，所述的第五PMOS管的源极和漏极之间连接有第十二寄生二极管，所述的负半周检测互锁开关包括第八NMOS管和第六PMOS管，所述的第八NMOS管的源极和漏极之间连接有第十三寄生二极管，所述的第六PMOS管的源极和漏极之间连接有第十四寄生二极管，所述的正极值互锁开关包括第九NMOS管、第十NMOS管、第七PMOS管和第三电阻，所述的第九NMOS管的源极和漏极之间连接有第十五寄生二极管，所述的第七PMOS管的源极和漏极之间连接有第十六寄生二极管，所述的第十NMOS管的源极和漏极之间连接有本文档来自技高网...

【技术保护点】
一种自供电的低相位滞后的压电振动能量采集电路，其特征在于包括压电换能器（PZT）、检测电容（C1）、电感（L）、二极管（D0）、储能电容（Csto）、衬底电平切换电路、正极值检测电路、负极值检测电路、正极值互锁开关、负极值互锁开关、正半周检测互锁开关和负半周检测互锁开关，所述的衬底电平切换电路分别与芯片的P型衬底（Sub）、所述的压电换能器（PZT）的第一输出端（PZT1）、第二输出端（PZT2）相连接，所述的正极值检测电路上具有第二包络检测外接电阻端（RP1）、第一包络检测电容检测端（CDET1）、第二包络检测电阻检测端（RDET1）和控制信号端（CON1），所述的负极值检测电路上具有第二包络检测外接电阻端（RP2）、第一包络检测电容检测端（CDET2）、第二包络检测电阻检测端（RDET2）和控制信号端（CON2），所述的检测电容（C1）的一端与所述的正极值检测电路的第一包络检测电容检测端（CDET1）连接，所述的检测电容（C1）的另一端与所述的负极值检测电路的第一包络检测电容检测端（CDET2）连接，所述的压电换能器（PZT）的第一输出端（PZT1）分别与所述的正极值检测电路的第二包络检测外接电阻端（RP1）、所述的负极值检测电路、所述的正极值互锁开关、所述的负极值互锁开关、所述的正半周检测互锁开关、所述的负半周检测互锁开关相连接，所述的压电换能器（PZT）的第二输出端（PZT2）分别与所述的负极值检测电路的第二包络检测外接电阻端（RP2）、所述的正极值检测电路、所述的正极值互锁开关、所述的负极值互锁开关、所述的正半周检测互锁开关、所述的负半周检测互锁开关相连接，所述的正极值检测电路分别与所述的正极值互锁开关、所述的负极值互锁开关相连接，所述的负极值检测电路分别与所述的正极值互锁开关、所述的负极值互锁开关相连接，所述的正极值互锁开关与所述的正半周检测互锁开关相连接，所述的负极值互锁开关与所述的负半周检测互锁开关相连接，所述的正半周检测互锁开关与所述的负半周检测互锁开关相连接并具有输出电感正端（RPIN）和输出电感负端（LPIN），所述的电感（L）的一端和所述的二极管（D0）的正极分别与所述的输出电感正端（RPIN）相连接，所述的二极管（D0）的负极和所述的储能电容（Csto）的一端连接后作为输出直流电源的正极，所述的电感（L）的另一端、所述的输出电感负端（LPIN）和所述的储能电容（Csto）的另一端均接地。...

【技术特征摘要】
1.一种自供电的低相位滞后的压电振动能量采集电路，其特征在于包括压电换能器（PZT）、检测电容（C1）、电感（L）、二极管（D0）、储能电容（Csto）、衬底电平切换电路、正极值检测电路、负极值检测电路、正极值互锁开关、负极值互锁开关、正半周检测互锁开关和负半周检测互锁开关，所述的衬底电平切换电路分别与芯片的P型衬底（Sub）、所述的压电换能器（PZT）的第一输出端（PZT1）、第二输出端（PZT2）相连接，所述的正极值检测电路上具有第二包络检测外接电阻端（RP1）、第一包络检测电容检测端（CDET1）、第二包络检测电阻检测端（RDET1）和控制信号端（CON1），所述的负极值检测电路上具有第二包络检测外接电阻端（RP2）、第一包络检测电容检测端（CDET2）、第二包络检测电阻检测端（RDET2）和控制信号端（CON2），所述的检测电容（C1）的一端与所述的正极值检测电路的第一包络检测电容检测端（CDET1）连接，所述的检测电容（C1）的另一端与所述的负极值检测电路的第一包络检测电容检测端（CDET2）连接，所述的压电换能器（PZT）的第一输出端（PZT1）分别与所述的正极值检测电路的第二包络检测外接电阻端（RP1）、所述的负极值检测电路、所述的正极值互锁开关、所述的负极值互锁开关、所述的正半周检测互锁开关、所述的负半周检测互锁开关相连接，所述的压电换能器（PZT）的第二输出端（PZT2）分别与所述的负极值检测电路的第二包络检测外接电阻端（RP2）、所述的正极值检测电路、所述的正极值互锁开关、所述的负极值互锁开关、所述的正半周检测互锁开关、所述的负半周检测互锁开关相连接，所述的正极值检测电路分别与所述的正极值互锁开关、所述的负极值互锁开关相连接，所述的负极值检测电路分别与所述的正极值互锁开关、所述的负极值互锁开关相连接，所述的正极值互锁开关与所述的正半周检测互锁开关相连接，所述的负极值互锁开关与所述的负半周检测互锁开关相连接，所述的正半周检测互锁开关与所述的负半周检测互锁开关相连接并具有输出电感正端（RPIN）和输出电感负端（LPIN），所述的电感（L）的一端和所述的二极管（D0）的正极分别与所述的输出电感正端（RPIN）相连接，所述的二极管（D0）的负极和所述的储能电容（Csto）的一端连接后作为输出直流电源的正极，所述的电感（L）的另一端、所述的输出电感负端（LPIN）和所述的储能电容（Csto）的另一端均接地。2.如权利要求1所述的一种自供电的低相位滞后的压电振动能量采集电路，其特征在于：所述的正极值检测电路包括第一NMOS管（Mn1）、第二NMOS管（Mn2）、第一PMOS管（Mp1）、第二PMOS管（Mp2）和第一电阻（R1），所述的第一NMOS管（Mn1）的源极与漏极之间连接有第一寄生二极管（D1），所述的第二NMOS管（Mn2）的源极与漏极之间连接有第二寄生二极管（D2），所述的第一PMOS管（Mp1）的源极与漏极之间连接有第三寄生二极管（D3），所述的第二PMOS管（Mp2）的源极与漏极之间连接有第四寄生二极管（D4），所述的第一NMOS管（Mn1）的源极、所述的第一PMOS管（Mp1）的源极、所述的第二NMOS管（Mn2）的源极均与所述的压电换能器（PZT）的第二输出端（PZT2）连接，所述的第一NMOS管（Mn1）的栅极与所述的压电换能器（PZT）的第一输出端（PZT1）连接，所述的第一NMOS管（Mn1）的漏极、所述的第一PMOS管（Mp1）的栅极和漏极、所述的第二PMOS管（Mp2）的源极相连接为所述的第一包络检测电容检测端（CDET1），所述的第二NMOS管（Mn2）的漏极和栅极、所述的第二PMOS管（Mp2）的栅极、所述的第一电阻（R1）的一端相连接为所述的第二包络检测电阻检测端（RDET1），所述的第二PMOS管（Mp2）的漏极为所述的控制信号端（CON1），所述的第一电阻（R1）的另一端为所述的第二包络检测外接电阻端（RP1），所述的负极值检测电路包括第三NMOS管（Mn3）、第四NMOS管（Mn4）、第三PMOS管（Mp3）、第四PMOS管（Mp4）和第二电阻（R2），所述的第三NMOS管（Mn3）的源极与漏极之间连接有第五寄生二极管（D5），所述的第四NMOS管（Mn4）的源极与漏极之间连接有第六寄生二极管（D6），所述的第三PMOS管（Mp3）的源极与漏极之间连接有第七寄生二极管（D7），所述的第四PMOS管（Mp4）的源极与漏极之间连接有第八寄生二极管（D8），所述的第三NMOS管（Mn3）的源极、第四NMOS管（Mn4）的源极、所述的第三PMOS管（Mp3）的源极均与所述的压电换能器（PZT）的第一输出端（PZT1）连接，所述的第三NMOS管（Mn3）的栅极与所述的压电换能器（PZT）的第二输出端（PZT2）连接，所述的第三NMOS管（Mn3）的漏极、所述的第三...

【专利技术属性】
技术研发人员：施阁，夏银水，钱利波，叶益迭，李青，
申请(专利权)人：中国计量大学，
类型：新型
国别省市：浙江,33