功率晶体管及其制造方法技术

本发明专利技术涉及一种功率晶体管及其制造方法。所述功率晶体管的元胞结构包括第一导电类型的衬底、所述衬底上的第二导电类型的阱区、所述阱区内的第一导电类型的源极区、以及所述阱区上方的栅极，所述第一导电类型和第二导电类型为相反的导电类型；其特征在于，所述元胞结构还包括将所述阱区至少部分包裹的空穴电流阻碍区，所述空穴电流阻碍区为第二导电类型、且掺杂浓度小于所述阱区的掺杂浓度，所述空穴电流阻碍区从一所述栅极的下方延伸至所述栅极的相邻栅极的下方。本发明专利技术能够提高功率晶体管的雪崩耐量，在不影响器件常规参数的同时提高了器件在感性负载环境下工作的可靠性。

Power transistor and method of manufacturing the same

The invention relates to a power transistor and a manufacturing method thereof. The cellular structure of the power transistor comprises a first conductive type of the substrate, a first conductivity type on the substrate of a second conductivity type well region, well within the area of the source region, and the gate wells at the top of the first conductivity type and a second conductive type opposite conductivity type; it is characterized in that the cellular structure also includes the hole current in the well region is at least part of the package block area, the current block is second hole conduction type, and the doping concentration is less than the well region of the doping concentration below the hole current blocking area extends from the bottom of the gate electrode adjacent the gate to the gate. The invention can improve the avalanche tolerance of the power transistor, and can improve the reliability of the device under the inductive load environment without affecting the conventional parameters of the device.

【技术实现步骤摘要】
功率晶体管及其制造方法
本专利技术涉及半导体制造领域，特别是涉及一种功率晶体管，还涉及一种功率晶体管的制造方法。
技术介绍
现代电子电路由于使用环境和使用条件的特殊性，对功率半导体器件的可靠性要求越来越高。功率半导体器件(功率VDMOS、功率IGBT等)由于使用的需要，常常接在感性负载电路中。在器件关断时，感性负载上的电感能够产生负载电路所加电源电压两倍大小的电压，加在器件的漏源极之间，使器件的漏源极之间承受很大的电流冲击。当漏极电压增加且无法被夹断时器件就进入雪崩区，此时的漏-体二极管将产生电流载流子，所有的漏极电流(雪崩电流)将通过漏-体二极管并且受控于电感负载。如果流向体区的电流足够大，它将导通寄生晶体管，使器件产生雪崩击穿，器件可能被烧毁而永久失效。因此，迫切需要增大器件的雪崩耐量(EAS)，以使器件能工作在感性负载电路中。传统的增大器件雪崩耐量的方法有：1.增大P阱注入剂量；2.N+注入后再一次进行P+注入；3.增加元胞个数；4.接触孔刻蚀后进行P+注入。前两种方法是通过减小体区电阻，使寄生NPN晶体管的PN结两端的电压低于PN结的开启电压而使寄生晶体管难以导通，从而消除雪崩击穿。第三种方法是通过增大器件的工作电流，从而增大雪崩耐量。第四种方法是改善接触电阻以增大雪崩耐量。但以上方法存在以下缺点：1、增大P阱注入剂量虽然能增大雪崩耐量，但会增大开启电压VTH，更严重的是会增大导通电阻Rdon，使器件的温升增大，从而使器件的可靠性降低。2、N+注入后再一次进行P+注入也会增大开启电压VTH，并且增大导通电阻Rdon，使器件的温升增大，从而使器件的可靠性降低。原因是该次P+注入时注入的杂质硼离子紧挨着器件的沟道，在后续的扩散工艺中硼离子会扩散到沟道中，从而增大开启电压VTH，并且增大导通电阻Rdon。3、增加元胞个数会使芯片的面积增大，从而增大制造成本。4、接触孔刻蚀后进行P+注入虽然会改善器件中个别元胞接触不良所引起的器件烧毁的情况，但由于一般而言接触孔大小的有限性，通过接触孔注入的P型杂质的区域不够大，对器件体区电阻Rb的减小是有限的，使雪崩耐量的提高幅度不够大，故这种方法提高器件雪崩耐量的效率不高。
技术实现思路
基于此，有必要提供一种能够提高雪崩耐量的功率晶体管。一种功率晶体管，所述功率晶体管的元胞结构包括第一导电类型的衬底、所述衬底上的第二导电类型的阱区、所述阱区内的第一导电类型的源极区、以及所述阱区上方的栅极，所述第一导电类型和第二导电类型为相反的导电类型；所述元胞结构还包括将所述阱区至少部分包裹的空穴电流阻碍区，所述空穴电流阻碍区为第二导电类型、且掺杂浓度小于所述阱区的掺杂浓度，所述空穴电流阻碍区从一所述栅极的下方延伸至所述栅极的相邻栅极的下方。在其中一个实施例中，所述空穴电流阻碍区将所述阱区完全包裹。在其中一个实施例中，所述空穴电流阻碍区的结深比所述阱区的结深大0.5微米～1微米。在其中一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型。在其中一个实施例中，所述功率晶体管是垂直双扩散金属氧化物半导体场效应晶体管或绝缘栅双极型晶体管。还有必要提高一种功率晶体管的制造方法。一种功率晶体管的制造方法，包括：涂覆光刻胶，对所述光刻胶进行空穴电流阻碍区光刻，进行空穴电流阻碍区离子注入，以及对注入的离子进行热扩散的步骤；所述热扩散的步骤之后所述注入的离子形成空穴电流阻碍区，所述空穴电流阻碍区将功率晶体管的阱区至少部分包裹，所述空穴电流阻碍区的导电类型与所述阱区的导电类型相同，所述空穴电流阻碍区的掺杂浓度小于所述阱区的掺杂浓度。在其中一个实施例中，所述进行空穴电流阻碍区离子注入的步骤之后还包括形成终端场限环的步骤和形成有源区的步骤，所述终端场限环与所述空穴电流阻碍区和阱区的导电类型相同，空穴电流阻碍区的掺杂浓度小于所述终端场限环的掺杂浓度。在其中一个实施例中，所述涂覆光刻胶的步骤之前还包括在晶圆的表面形成预氧化层的步骤，所述进行空穴电流阻碍区离子注入的步骤之后、所述形成终端场限环的步骤之前还包括去除所述光刻胶的步骤和腐蚀所述预氧化层的步骤。在其中一个实施例中，所述功率晶体管为结终端扩展结构或横向变掺杂结构，所述对光刻胶进行空穴电流阻碍区光刻的步骤与终端光刻采用同一块光刻版、在同一步骤中进行，所述功率晶体管的终端场限环与所述空穴电流阻碍区的导电类型相同，空穴电流阻碍区的掺杂浓度等于所述终端场限环的掺杂浓度。在其中一个实施例中，所述空穴电流阻碍区将所述阱区完全包裹，所述空穴电流阻碍区的结深比所述阱区的结深大0.5微米～1微米。上述功率晶体管及功率晶体管的制造方法，通过在阱区的外面增加一个与阱区导电类型相同但掺杂浓度小于阱区的空穴电流阻碍区，能较好地阻挡进入阱区的雪崩电流(主要是空穴电流)，从而大大提高功率器件的雪崩耐量。同时因为阱区外面增加的空穴电流阻碍区掺杂浓度较低，不会对器件的开启电压VTH和导通电阻Rdon产生明显的影响，在不影响器件常规参数的同时提高了器件在感性负载环境下工作的可靠性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。图1是一实施例中功率晶体管的制造方法的部分步骤的流程图；图2是一实施例中空穴电流阻碍区离子注入的示意图；图3是一实施例中功率晶体管的制造方法中形成终端场限环的步骤的流程图；图4是一实施例中功率晶体管的制造方法中终端扩散完成后的流程图；图5是一实施例中功率晶体管的元胞结构的剖面示意图；图6是图5所示的功率晶体管在栅极上加栅极电压使器件导电沟道形成后的剖面示意图；图7为功率晶体管有源区和终端区的位置关系示意图。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易地将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。以一个N型的功率晶体管为实施例介绍专利技术思路：在功率晶体管制造过程中，在源区进行P-注入。P-注入的离子经扩散过程后形成较深的P-区，其结深大于P阱注入后所形成的P+阱区的结深，这样外层的P-区与内层的P+阱区之间就形成了P-P+结。由于P-P+结对进入P基区的空穴电流的阻碍作用，能较大地减小进入P基区的电流，从而有效地增大雪崩耐量。以下通过具体的实施例来说明功率晶体管的制造方法本文档来自技高网...

【技术保护点】
一种功率晶体管，所述功率晶体管的元胞结构包括第一导电类型的衬底、所述衬底上的第二导电类型的阱区、所述阱区内的第一导电类型的源极区、以及所述阱区上方的栅极，所述第一导电类型和第二导电类型为相反的导电类型；其特征在于，所述元胞结构还包括将所述阱区至少部分包裹的空穴电流阻碍区，所述空穴电流阻碍区为第二导电类型、且掺杂浓度小于所述阱区的掺杂浓度，所述空穴电流阻碍区从一所述栅极的下方延伸至所述栅极的相邻栅极的下方。

【技术特征摘要】
1.一种功率晶体管，所述功率晶体管的元胞结构包括第一导电类型的衬底、所述衬底上的第二导电类型的阱区、所述阱区内的第一导电类型的源极区、以及所述阱区上方的栅极，所述第一导电类型和第二导电类型为相反的导电类型；其特征在于，所述元胞结构还包括将所述阱区至少部分包裹的空穴电流阻碍区，所述空穴电流阻碍区为第二导电类型、且掺杂浓度小于所述阱区的掺杂浓度，所述空穴电流阻碍区从一所述栅极的下方延伸至所述栅极的相邻栅极的下方。2.根据权利要求1所述的功率晶体管，其特征在于，所述空穴电流阻碍区将所述阱区完全包裹。3.根据权利要求2所述的功率晶体管，其特征在于，所述空穴电流阻碍区的结深比所述阱区的结深大0.5微米～1微米。4.根据权利要求1-3中任一项所述的功率晶体管，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。5.根据权利要求1-3中任一项所述的功率晶体管，其特征在于，所述功率晶体管是垂直双扩散金属氧化物半导体场效应晶体管或绝缘栅双极型晶体管。6.一种功率晶体管的制造方法，其特征在于，包括：涂覆光刻胶，对所述光刻胶进行空穴电流阻碍区光刻，进行空穴电流阻碍区离子注入，以及对注入的离子进行热扩散的步骤；所述热扩散的步骤之后所述注入的离子形成空穴电流阻碍区，所述空穴电流阻碍区将功率晶体...

【专利技术属性】
技术研发人员：李学会，
申请(专利权)人：深圳深爱半导体股份有限公司，
类型：发明
国别省市：广东,44