金属栅晶体管源漏区接触塞的制作方法技术

一种金属栅晶体管源漏区接触塞的制作方法，对于a)后高K栅介质层、金属栅工艺，在去除伪栅结构，填入高K栅介质层、功函数层以及金属栅过程中；以及b)先高K栅介质层、后金属栅工艺，在去除伪栅极，填入功函数层以及金属栅过程中：在金属栅结构上形成两端与其齐平的刻蚀阻挡层，刻蚀阻挡层两端形成刻蚀阻挡侧墙。好处在于形成源漏区接触通孔的光刻工艺中，即使掩膜板与基底对准存在偏差或掩膜板中对应该通孔的开口较大，由于刻蚀阻挡层与刻蚀阻挡侧墙对其下覆盖的金属栅结构以及介质层形成保护，刻蚀形成的通孔不会暴露金属栅，从而形成的接触塞也不会与金属栅电导通，提高了器件良率、降低掩膜板与基底的对准精度，以及降低光刻精细度要求。

Method for manufacturing metal gate transistor source drain contact plug

A manufacturing method of a metal gate transistor source drain contact plug, for a) after high K gate dielectric and metal gate process, the removal of the dummy gate structure, with high K gate dielectric layer, function layer and metal gate process; and b) the first high K gate dielectric layer and metal gate process and in the removal of the dummy gate, fill in the work function layer and metal gate process: both ends are flush with the etching barrier layer is formed on the metal gate structure, etching barrier layer formed at both ends of the side wall etching barrier. Good is the formation of lithography source drain contact through hole, even if the mask and the substrate alignment deviation or mask of should be larger openings of the through hole, the etching barrier layer and etching barrier on the side wall under the cover of the metal gate structure and forming a dielectric layer of protection, the formation of a through hole etching do not expose the metal gate, thereby forming a contact plug is not with the metal gate conductive, improved device yield, reduce the alignment accuracy of the mask and the substrate, and reduce the precision requirements of lithography.

【技术实现步骤摘要】
金属栅晶体管源漏区接触塞的制作方法
本专利技术涉及半导体
，尤其涉及一种金属栅晶体管源漏区接触塞的制作方法。
技术介绍
半导体制造，尤其超大规模集成电路中，其主要器件是金属-氧化物-半导体场效应晶体管(MOS晶体管)。自从MOS晶体管问世以来，其几何尺寸按照摩尔定律不断减小，然而器件的物理极限会导致器件按比例缩小变得越来越困难。其中，在MOS晶体管制造领域，最具挑战的是传统的MOS工艺在器件按比例缩小过程中由于多晶硅、二氧化硅栅介质层的厚度减小所带来的栅极向衬底的漏电流问题。为解决上述问题，现有技术中通过高K(介电常数)栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为匹配的栅极。现有技术中，在制作金属栅晶体管的源漏区接触塞过程中，由于通孔尺寸、光刻掩膜板与基底对准叠层偏移(Overlay，OVL)等因素，造成形成的源漏区接触塞极易与金属栅短路，这降低了器件良率。为提高器件良率，又需降低通孔尺寸、光刻掩膜板与基底对准叠层偏移(Overlay，OVL)，这又提高了工艺成本。
技术实现思路
本专利技术解决的问题是如何提高金属栅晶体管源漏区接触塞制作时的器件良率、降低掩膜板与基底的对准精度，以及降低光刻精细度要求。为解决上述问题，本专利技术的一方面提供一种后高K栅介质层、金属栅工艺(HighKlast，MetalGatelast)中晶体管源漏区接触塞的制作方法，包括：提供半导体衬底，所述半导体衬底表面具有伪栅结构以及包覆所述伪栅结构的第一介质层，所述第一介质层与所述伪栅结构的顶表面齐平；所述伪栅结构两侧的半导体衬底内形成有源漏区；去除所述第一介质层的部分高度以暴露所述伪栅结构的上部，在保留的第一介质层上表面、伪栅结构上表面以及暴露出的上部侧表面沉积一侧墙材料层，回蚀所述侧墙材料层以形成包覆所述伪栅结构上部的侧墙；在保留的第一介质层上表面、侧墙表面以及伪栅结构上表面继续沉积所述第一介质层，并对所述沉积的第一介质层、侧墙以及伪栅结构平坦化，去除侧墙上部部分高度以形成刻蚀阻挡侧墙；去除所述伪栅结构以形成第一凹槽，在所述第一凹槽内依次填入高K栅介质层、功函数层以及金属栅，并去除上部部分高度的高K栅介质层、功函数层以及金属栅以形成第二凹槽；在所述第二凹槽内填入刻蚀阻挡层，所述刻蚀阻挡层的上表面与所述第一介质层的上表面、刻蚀阻挡侧墙顶表面齐平，所述刻蚀阻挡层的材质与所述第一介质层的材质不同；至少在所述第一介质层、刻蚀阻挡层上表面以及刻蚀阻挡侧墙顶表面形成图案化的掩膜层，以所述图案化的掩膜层为掩膜干法刻蚀所述第一介质层、刻蚀阻挡侧墙以及刻蚀阻挡层，以在所述第一介质层内形成通孔，在所述通孔内填入导电材质以形成源漏区的接触塞。可选地，形成刻蚀阻挡层后，还在所述刻蚀阻挡层、所述第一介质层上表面以及所述刻蚀阻挡侧墙顶表面沉积第二介质层，后在所述第二介质层上形成图案化的掩膜层，所述通孔以所述掩膜层为掩膜干法刻蚀所述第二介质层、第一介质层、刻蚀阻挡侧墙以及刻蚀阻挡层在所述第二介质层以及第一介质层内形成。可选地，所述第一介质层分别与所述伪栅结构、半导体衬底之间具有接触通孔刻蚀停止层。可选地，所述伪栅结构两侧具有偏移侧墙。可选地，所述伪栅结构自下而上包括伪栅极绝缘层、伪栅极，或自下而上包括伪栅极绝缘层、伪栅极以及伪栅结构硬掩膜层。可选地，所述侧墙材料层的材质为SiN，SiON，SiOBN，SiOCN中的至少一种，采用原子层沉积法或化学气相沉积法生成。可选地，所述刻蚀阻挡层的材质为SiN，SiON，SiOBN，SiOCN中的至少一种，采用原子层沉积法或化学气相沉积法生成。可选地，所述高K栅介质层的材质为La2O3、BaZrO3、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、BaO、TiO、Ti2O3、TiO2、SrO、Al2O3、Si3N4中的至少一种，所述功函数层的材质为Ti、Al、TixAl1-x、TiC、TiAlC中的至少一种，所述金属栅的材质为钨，去除填入所述第一凹槽内部分高度的高K栅介质层、功函数层以及金属栅采用干法刻蚀或湿法腐蚀实现，所述干法刻蚀气体为CF4、CHF3、C3F8中的至少一种与SF6，或CF4、CHF3、C3F8中的至少一种与Cl2；高K栅介质层的湿法腐蚀溶液为HF酸，功函数层以及金属栅的湿法腐蚀溶液为NH4OH与H2O2混合水溶液，或HCl与H2O2混合水溶液。可选地，所述晶体管为平面型晶体管或鳍式场效应晶体管。本专利技术的另一方面还提供一种先高K栅介质层、后金属栅工艺(HighKfirst，MetalGatelast)中晶体管源漏区接触塞的制作方法，包括：提供半导体衬底，所述半导体衬底表面具有自下而上堆叠的高K栅介质层、伪栅层，以及包覆所述高K栅介质层以及伪栅层的第一介质层，所述第一介质层与所述伪栅层的顶表面齐平；所述伪栅层以及高K栅介质层两侧的半导体衬底内形成有源漏区；去除所述第一介质层的部分高度以暴露所述伪栅层的上部，在保留的第一介质层上表面、伪栅层上表面以及暴露出的上部侧表面沉积一侧墙材料层，回蚀所述侧墙材料层以形成包覆所述伪栅层上部的侧墙；在保留的第一介质层上表面、侧墙表面以及伪栅层上表面继续沉积所述第一介质层，并对所述沉积的第一介质层、侧墙以及伪栅层平坦化，去除侧墙上部部分高度以形成刻蚀阻挡侧墙；去除所述伪栅层以形成第一凹槽，在所述第一凹槽内依次填入功函数层以及金属栅，并去除上部部分高度的功函数层以及金属栅以形成第二凹槽；在所述第二凹槽内填入刻蚀阻挡层，所述刻蚀阻挡层的上表面与所述第一介质层的上表面、刻蚀阻挡侧墙顶表面齐平，所述刻蚀阻挡层的材质与所述第一介质层的材质不同；至少在所述第一介质层、刻蚀阻挡层上表面以及刻蚀阻挡侧墙顶表面形成图案化的掩膜层，以所述图案化的掩膜层为掩膜干法刻蚀所述第一介质层、刻蚀阻挡侧墙以及刻蚀阻挡层，以在所述第一介质层内形成通孔，在所述通孔内填入导电材质以形成源漏区的接触塞。可选地，形成刻蚀阻挡层后，还在所述刻蚀阻挡层、所述第一介质层上表面以及所述刻蚀阻挡侧墙顶表面沉积第二介质层，后在所述第二介质层上形成图案化的掩膜层，所述通孔以所述掩膜层为掩膜干法刻蚀所述第二介质层、第一介质层、刻蚀阻挡侧墙以及刻蚀阻挡层在所述第二介质层以及第一介质层内形成。可选地，所述第一介质层分别与所述高K栅介质层以及伪栅层侧壁、半导体衬底之间具有接触通孔刻蚀停止层。可选地，所述高K栅介质层以及伪栅层两侧具有偏移侧墙。可选地，所述伪栅层为伪栅极，或自下而上包括伪栅极以及伪栅极硬掩膜层。可选地，所述侧墙材料层的材质为SiN，SiON，SiOBN，SiOCN中的至少一种，采用原子层沉积法或化学气相沉积法生成。可选地，所述刻蚀阻挡层的材质为SiN，SiON，SiOBN，SiOCN中的至少一种，采用原子层沉积法或化学气相沉积法生成。可选地，所述功函数层的材质为Ti、Al、TixAl1-x、TiC、TiAlC中的至少一种，所述金属栅的材质为钨，去除填入所述第一凹槽内部分高度的功函数层以及金属栅采用干法刻蚀或湿法腐蚀实现，所述干法刻蚀气体为SF6或Cl2；湿法腐蚀溶液为NH4OH与H2O2混合水溶液，或HCl与H2O2混合水溶液。可选地本文档来自技高网...

【技术保护点】
一种金属栅晶体管源漏区接触塞的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面具有伪栅结构以及包覆所述伪栅结构的第一介质层，所述第一介质层与所述伪栅结构的顶表面齐平；所述伪栅结构两侧的半导体衬底内形成有源漏区；去除所述第一介质层的部分高度以暴露所述伪栅结构的上部，在保留的第一介质层上表面、伪栅结构上表面以及暴露出的上部侧表面沉积一侧墙材料层，回蚀所述侧墙材料层以形成包覆所述伪栅结构上部的侧墙；在保留的第一介质层上表面、侧墙表面以及伪栅结构上表面继续沉积所述第一介质层，并对所述沉积的第一介质层、侧墙以及伪栅结构平坦化，去除侧墙上部部分高度以形成刻蚀阻挡侧墙；去除所述伪栅结构以形成第一凹槽，在所述第一凹槽内依次填入高K栅介质层、功函数层以及金属栅，并去除上部部分高度的高K栅介质层、功函数层以及金属栅以形成第二凹槽；在所述第二凹槽内填入刻蚀阻挡层，所述刻蚀阻挡层的上表面与所述第一介质层的上表面、刻蚀阻挡侧墙顶表面齐平，所述刻蚀阻挡层的材质与所述第一介质层的材质不同；至少在所述第一介质层、刻蚀阻挡层上表面以及刻蚀阻挡侧墙顶表面形成图案化的掩膜层，以所述图案化的掩膜层为掩膜干法刻蚀所述第一介质层、刻蚀阻挡侧墙以及刻蚀阻挡层，以在所述第一介质层内形成通孔，在所述通孔内填入导电材质以形成源漏区的接触塞。...

【技术特征摘要】
1.一种金属栅晶体管源漏区接触塞的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面具有伪栅结构以及包覆所述伪栅结构的第一介质层，所述第一介质层与所述伪栅结构的顶表面齐平；所述伪栅结构两侧的半导体衬底内形成有源漏区；去除所述第一介质层的部分高度以暴露所述伪栅结构的上部，在保留的第一介质层上表面、伪栅结构上表面以及暴露出的上部侧表面沉积一侧墙材料层，回蚀所述侧墙材料层以形成包覆所述伪栅结构上部的侧墙；在保留的第一介质层上表面、侧墙表面以及伪栅结构上表面继续沉积所述第一介质层，并对所述沉积的第一介质层、侧墙以及伪栅结构平坦化，去除侧墙上部部分高度以形成刻蚀阻挡侧墙；去除所述伪栅结构以形成第一凹槽，在所述第一凹槽内依次填入高K栅介质层、功函数层以及金属栅，并去除上部部分高度的高K栅介质层、功函数层以及金属栅以形成第二凹槽；在所述第二凹槽内填入刻蚀阻挡层，所述刻蚀阻挡层的上表面与所述第一介质层的上表面、刻蚀阻挡侧墙顶表面齐平，所述刻蚀阻挡层的材质与所述第一介质层的材质不同；至少在所述第一介质层、刻蚀阻挡层上表面以及刻蚀阻挡侧墙顶表面形成图案化的掩膜层，以所述图案化的掩膜层为掩膜干法刻蚀所述第一介质层、刻蚀阻挡侧墙以及刻蚀阻挡层，以在所述第一介质层内形成通孔，在所述通孔内填入导电材质以形成源漏区的接触塞。2.根据权利要求1所述的制作方法，其特征在于，形成刻蚀阻挡层后，还在所述刻蚀阻挡层、所述第一介质层上表面以及所述刻蚀阻挡侧墙顶表面沉积第二介质层，后在所述第二介质层上形成图案化的掩膜层，所述通孔以所述掩膜层为掩膜干法刻蚀所述第二介质层、第一介质层、刻蚀阻挡侧墙以及刻蚀阻挡层在所述第二介质层以及第一介质层内形成。3.根据权利要求1或2所述的制作方法，其特征在于，所述第一介质层分别与所述伪栅结构、半导体衬底之间具有接触通孔刻蚀停止层。4.根据权利要求1或2所述的制作方法，其特征在于，所述伪栅结构两侧具有偏移侧墙。5.根据权利要求1所述的制作方法，其特征在于，所述伪栅结构自下而上包括伪栅极绝缘层、伪栅极，或自下而上包括伪栅极绝缘层、伪栅极以及伪栅结构硬掩膜层。6.根据权利要求1所述的制作方法，其特征在于，所述侧墙材料层的材质为SiN，SiON，SiOBN，SiOCN中的至少一种，采用原子层沉积法或化学气相沉积法生成。7.根据权利要求1所述的制作方法，其特征在于，所述刻蚀阻挡层的材质为SiN，SiON，SiOBN，SiOCN中的至少一种，采用原子层沉积法或化学气相沉积法生成。8.根据权利要求1所述的制作方法，其特征在于，所述高K栅介质层的材质为La2O3、BaZrO3、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、BaO、TiO、Ti2O3、TiO2、SrO、Al2O3、Si3N4中的至少一种，所述功函数层的材质为Ti、Al、TixAl1-x、TiC、TiAlC中的至少一种，所述金属栅的材质为钨，去除填入所述第一凹槽内部分高度的高K栅介质层、功函数层以及金属栅采用干法刻蚀或湿法腐蚀实现，所述干法刻蚀气体为CF4、CHF3、C3F8中的至少一种与SF6，或CF4、CHF3、C3F8中的至少一种与Cl2；高K栅介质层的湿法腐蚀溶液为HF酸，功函数层...

【专利技术属性】
技术研发人员：赵杰，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11