存储器管理方法、存储器控制电路单元及存储器储存装置制造方法及图纸

本发明专利技术提供一种存储器管理方法、存储器控制电路单元及存储器储存装置。此方法包括：配置多个第一类超实体单元，其中每一个第一类超实体单元包括可同时被程序化的至少两个好实体抹除单元。此方法也包括：配置至少一第二类超实体单元，其中此至少一第二类超实体单元包括不可同时被程序化的至少两个好实体抹除单元。本发明专利技术提供的存储器管理方法、存储器控制电路单元与存储器储存装置，可将属于同一平面中的多个好实体抹除单元配置为同一个超实体单元，藉以增加所配置的超实体单元的数量，并且更有效地使用可复写式非易失性存储器模块中的好实体抹除单元。

Memory management method, memory control circuit unit and memory storage device

The invention provides a memory management method, a memory control circuit unit and a memory storage device. The method includes configuring a plurality of first class Super entity units, wherein each of the first class Super entity units includes at least two good entity erase units that can be programmed simultaneously. The method also includes configuring at least one class of second super entity units, wherein at least one of the second class of super entity units includes at least two good entity erase units that cannot be programmed simultaneously. The memory management method, the invention provides a memory control circuit unit and a memory storage device can be a good entity belonging to the same plane in the erase unit is configured to one and the same entity unit, so as to increase the number of super solid element configuration, and more efficient use of rewritable nonvolatile entity the memory module in the erase unit.

【技术实现步骤摘要】
内存管理方法、内存控制电路单元及内存储存装置
本专利技术涉及一种内存管理方法，尤其涉及一种可复写式非易失性内存模块的内存管理方法、内存控制电路单元及内存储存装置。
技术介绍
数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性内存模块(例如，闪存)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。一般来说，可复写式非易失性内存模块是由一个内存控制电路单元所控制。内存控制电路单元可接收来自主机系统的数据，并把这些数据写入至可复写式非易失性内存模块中。在一些设置中，可复写式非易失性内存模块具有多个平面(plane)，并且每个平面包括多个实体抹除单元。内存控制电路单元会将属于不同平面的多个实体抹除单元配置为同一个超实体抹除单元，并且内存控制电路单元会交错地或是同时地程序化同一个超实体抹除单元内的实体抹除单元。藉此，当主机系统所下达的是连续数据时，把数据写入至可复写式非易失性内存模块的速度会增加。然而，可复写式非易失性内存模块的各平面中的可能会包括好实体抹除单元及坏实体抹除单元，而内存控制电路仅会使用各平面中的好实体抹除单元来配置为超实体抹除单元。倘若，各平面中包括不同数量的坏实体抹除单元，相对地，各平面中就会包括不对等数量的好实体抹除单元。在此种情况下，包括较多好实体抹除单元的平面中将存在剩余的好实体抹除单元无法被配置为超实体抹除单元，进而影响实际可使用的储存空间的大小。因此，如何充分地利用好实体抹除单元来配置更多的超实体抹除单元以提升实体抹除单元的使用率，为此领域技术人员所关心的议题。
技术实现思路
本专利技术提供一种内存管理方法、内存控制电路单元及内存储存装置，可将属于同一平面中的多个实体抹除单元配置为同一个超实体单元，藉以配置更多的超实体单元。本专利技术一范例实施例提出一种内存管理方法，用于内存储存装置。此内存储存装置具有可复写式非易失性内存模块，并且此可复写式非易失性内存模块具有多个好实体抹除单元。本内存管理方法包括分配所述好实体抹除单元之中的其中一部分以配置多个第一类超实体单元，其中每一个第一类超实体单元至少包括第一好实体抹除单元及第二好实体抹除单元，并且第一好实体抹除单元及第二好实体抹除单元会同时被程序化。本内存管理方法也包括分配所述好实体抹除单元之中的剩余部分以配置至少一个第二类超实体单元。所述至少一个第二类超实体单元至少包括第三好实体抹除单元及第四好实体抹除单元，并且第三好实体抹除单元及第四好实体抹除单元不会同时被程序化。在本专利技术的一范例实施例中，上述的内存管理方法还包括从主机系统接收指示写入第一数据的第一写入指令，其中第一数据包括第一部分及第二部分。再者，将第一数据的第一部分写入至第三好实体抹除单元中。并且在将第一数据的第一部分写入至第三好实体抹除单元之后，倘若第三好实体抹除单元存在未写入数据的至少一实体程序化单元，将第一数据的第二部分写入至第三好实体抹除单元。此外，在将第一数据的第一部分写入至第三好实体抹除单元之后，倘若第三好实体抹除单元的所有实体程序化单元皆已写入数据，将第一数据的第二部分写入至第四好实体抹除单元。在本专利技术的一范例实施例中，上述的内存管理方法还包括配置多个逻辑地址，其中第一数据的第一部分属于所述逻辑地址中的至少一第一逻辑地址，并且第一数据的第二部分属于所述逻辑地址中的至少一第二逻辑地址，并且第二逻辑地址是接续在第一逻辑地址之后。在本专利技术的一范例实施例中，上述的多个逻辑地址组成多个逻辑程序化单元，此些逻辑程序化单元组成多个逻辑抹除单元，并且所述至少一个第二类超实体单元是映像至此些逻辑抹除单元的至少其中之一。在本专利技术的一范例实施例中，上述的从主机系统接收指示写入第一数据的第一写入指令的步骤还包括将第一数据储存至缓冲存储器的缓冲区并响应第一写入指令。在本专利技术的一范例实施例中，上述的内存管理方法还包括从主机系统接收指示写入第一数据的第一写入指令，其中第一数据包括第一部分及第二部分。再者，上述的内存管理方法还包括将第一数据的第一部分写入至第三好实体抹除单元中，并且将第一数据的第二部分写入至第四好实体抹除单元中。在本专利技术的一范例实施例中，上述的内存管理方法还包括从主机系统接收指示写入第二数据的第二写入指令，其中第二数据包括第一部分及第二部分。再者，上述的内存管理方法还包括将第二数据的第一部分写入至第一类超实体单元的其中一个第一类超实体单元的第一好实体抹除单元中，并且将第二数据的第二部分写入至第一类超实体单元的此其中一个第一类超实体单元的第二好实体抹除单元中。本专利技术一范例实施例提出一种内存控制电路单元，用于控制可复写式非易失性内存模块。可复写式非易失性内存模块具有多个好实体抹除单元。本内存控制电路单元包括主机接口、内存接口及内存管理电路。主机接口电性连接至主机系统。内存接口电性连接至可复写式非易失性内存模块。内存管理电路电性连接至该主机接口与该内存接口。内存管理电路用以分配所述好实体抹除单元之中的其中一部分以配置多个第一类超实体单元，其中每一个第一类超实体单元至少包括第一好实体抹除单元及第二好实体抹除单元，并且第一好实体抹除单元及第二好实体抹除单元会同时被程序化。再者，内存管理电路还用以分配所述好实体抹除单元之中的剩余部分以配置至少一个第二类超实体单元，所述至少一个第二类超实体单元至少包括第三好实体抹除单元及第四好实体抹除单元，并且第三好实体抹除单元及第四好实体抹除单元不会同时被程序化。在本专利技术的一范例实施例中，上述的内存管理电路还用以从主机系统接收指示写入第一数据的第一写入指令，其中第一数据包括第一部分及第二部分。再者，内存管理电路还用以下达第一指令序列将第一数据的第一部分写入至第三好实体抹除单元中。在将第一数据的第一部分写入至第三好实体抹除单元之后，倘若第三好实体抹除单元存在未写入数据的至少一实体程序化单元，内存管理电路还用以下达第二指令序列将第一数据的第二部分写入至第三好实体抹除单元。此外，在将第一数据的第一部分写入至第三好实体抹除单元之后，倘若第三好实体抹除单元的所有实体程序化单元皆已写入数据，内存管理电路还用以下达第三指令序列将第一数据的第二部分写入至第四好实体抹除单元。在本专利技术的一范例实施例中，上述的内存管理电路还用以配置多个逻辑地址，其中第一数据的第一部分属于所述逻辑地址中的至少一第一逻辑地址，第一数据的第二部分属于所述逻辑地址中的至少一第二逻辑地址，并且第二逻辑地址是接续在第一逻辑地址之后。在本专利技术的一范例实施例中，上述的逻辑地址组成多个逻辑程序化单元，此些逻辑程序化单元组成多个逻辑抹除单元，并且所述至少一个第二类超实体单元是映像至所述逻辑抹除单元的至少其中之一。在本专利技术的一范例实施例中，上述的内存管理电路还用以将第一数据储存至缓冲存储器的缓冲区并响应第一写入指令。在本专利技术的一范例实施例中，上述的内存管理电路还用以从主机系统接收指示写入第一数据的第一写入指令，其中第一数据包括第一部分及第二部分。再者，内存管理电路还用以下达第一指令序列将第一数据的第一部分写入至第三好实体抹除单元中，并且下达第二指令序列将第一数据的第二部分写入至第四好实本文档来自技高网...

【技术保护点】
一种内存管理方法，用于内存储存装置，其特征在于，所述内存储存装置具有可复写式非易失性内存模块，所述可复写式非易失性内存模块具有多个好实体抹除单元，所述内存管理方法包括：分配所述多个好实体抹除单元之中的其中一部分以配置多个第一类超实体单元，其中所述多个第一类超实体单元中的每一个第一类超实体单元至少包括第一好实体抹除单元及第二好实体抹除单元，所述第一好实体抹除单元及所述第二好实体抹除单元会同时被程序化；以及分配所述多个好实体抹除单元之中的剩余部分以配置至少一第二类超实体单元，其中所述至少一第二类超实体单元至少包括第三好实体抹除单元及第四好实体抹除单元，所述第三好实体抹除单元及所述第四好实体抹除单元不会同时被程序化。

【技术特征摘要】
1.一种内存管理方法，用于内存储存装置，其特征在于，所述内存储存装置具有可复写式非易失性内存模块，所述可复写式非易失性内存模块具有多个好实体抹除单元，所述内存管理方法包括：分配所述多个好实体抹除单元之中的其中一部分以配置多个第一类超实体单元，其中所述多个第一类超实体单元中的每一个第一类超实体单元至少包括第一好实体抹除单元及第二好实体抹除单元，所述第一好实体抹除单元及所述第二好实体抹除单元会同时被程序化；以及分配所述多个好实体抹除单元之中的剩余部分以配置至少一第二类超实体单元，其中所述至少一第二类超实体单元至少包括第三好实体抹除单元及第四好实体抹除单元，所述第三好实体抹除单元及所述第四好实体抹除单元不会同时被程序化。2.根据权利要求1所述的内存管理方法，其特征在于，还包括：从主机系统接收指示写入第一数据的第一写入指令，其中所述第一数据包括包括第一部分及第二部分；将所述第一数据的所述第一部分写入至所述第三好实体抹除单元中；在将所述第一数据的所述第一部分写入至所述第三好实体抹除单元之后，倘若所述第三好实体抹除单元存在未写入数据的至少一实体程序化单元，将所述第一数据的所述第二部分写入至所述第三好实体抹除单元；以及在将所述第一数据的所述第一部分写入至所述第三好实体抹除单元之后，倘若所述第三好实体抹除单元的所有实体程序化单元皆已写入数据，将所述第一数据的所述第二部分写入至所述第四好实体抹除单元。3.根据权利要求2所述的内存管理方法，其特征在于，还包括：配置多个逻辑地址，其中所述第一数据的所述第一部分属于所述多个逻辑地址中的至少一第一逻辑地址，所述第一数据的所述第二部分属于所述多个逻辑地址中的至少一第二逻辑地址，并且所述至少一第二逻辑地址是接续在所述至少一第一逻辑地址之后。4.根据权利要求3所述的内存管理方法，其特征在于，所述多个逻辑地址组成多个逻辑程序化单元，所述多个逻辑程序化单元组成多个逻辑抹除单元，并且所述至少一第二类超实体单元是映像至所述多个逻辑抹除单元的至少其中之一。5.根据权利要求2所述的内存管理方法，其特征在于，从所述主机系统接收指示写入所述第一数据的所述第一写入指令的步骤还包括：将所述第一数据储存至缓冲存储器的缓冲区并响应所述第一写入指令。6.根据权利要求1所述的内存管理方法，其特征在于，还包括：从主机系统接收指示写入第一数据的第一写入指令，其中所述第一数据包括第一部分及第二部分；将所述第一数据的所述第一部分写入至所述第三好实体抹除单元中；以及将所述第一数据的所述第二部分写入至所述第四好实体抹除单元中。7.根据权利要求1所述的内存管理方法，其特征在于，还包括：从主机系统接收指示写入第二数据的第二写入指令，其中所述第二数据包括第一部分及第二部分；将所述第二数据的所述第一部分写入至所述多个第一类超实体单元的其中一个第一类超实体单元的所述第一好实体抹除单元中；以及将所述第二数据的所述第二部分写入至所述多个第一类超实体单元的所述其中一个第一类超实体单元的所述第二好实体抹除单元中。8.一种内存控制电路单元，其特征在于，用于控制可复写式非易失性内存模块，所述可复写式非易失性内存模块具有多个好实体抹除单元，所述内存控制电路单元包括：主机接口，用以电性连接至主机系统；内存接口，用以电性连接至所述可复写式非易失性内存模块；以及内存管理电路，电性连接至所述主机接口与所述内存接口，其中，所述内存管理电路用以分配所述多个好实体抹除单元之中的其中一部分以配置多个第一类超实体单元，其中所述多个第一类超实体单元中的每一个第一类超实体单元至少包括第一好实体抹除单元及第二好实体抹除单元，所述第一好实体抹除单元及所述第二好实体抹除单元会同时被程序化，其中，所述内存管理电路还用以分配所述多个好实体抹除单元之中的剩余部分以配置至少一第二类超实体单元，其中所述至少一第二类超实体单元至少包括第三好实体抹除单元及第四好实体抹除单元，所述第三好实体抹除单元及所述第四好实体抹除单元不会同时被程序化。9.根据权利要求8所述的内存控制电路单元，其特征在于，所述内存管理电路还用以从所述主机系统接收指示写入第一数据的第一写入指令，其中所述第一数据包括第一部分及第二部分，其中，所述内存管理电路还用以下达第一指令序列将所述第一数据的所述第一部分写入至所述第三好实体抹除单元中，其中，在将所述第一数据的所述第一部分写入至所述第三好实体抹除单元之后，倘若所述第三好实体抹除单元存在未写入数据的至少一实体程序化单元，所述内存管理电路还用以下达第二指令序列将所述第一数据的所述第二部分写入至所述第三好实体抹除单元，其中，在将所述第一数据的所述第一部分写入至所述第三好实体抹除单元之后，倘若所述第三好实体抹除单元的所有实体程序化单元皆已写入数据，所述内存管理电路还用以下达第三指令序列将所述第一数据的所述第二部分写入至所述第四好实体抹除单元。10.根据权利要求9所述的内存控制电路单元，其特征在于，所述内存管理电路还用以配置多个逻辑地址，其中所述第一数据的所述第一部分属于所述多个逻辑地址中的至少一第一逻辑地址，所述第一数据的所述第二部分属于所述多个逻辑地址中的至少一第二...

【专利技术属性】
技术研发人员：朱健华，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾,71