一种小型跳频通信系统技术方案

本发明专利技术公开一种小型跳频通信系统，包括连接基带信号产生模块、与基带信号产生模块通过数据线连接的整形模块以及位同步时钟提取模块，所述基带信号产生模块包括依次连接的控制器模块、伪随机序列产生模块以及滤波器模块，所述位同步时钟提取模块包括数字滤波模块、边沿提取模块、取分频系数模块、分频模块，所述整形模块与数字滤波模块相连，数字滤波模块一路输出信号输入至边沿提取模块，所述数字滤波模块的另一路输出信号输入至取分频系数模块，边沿提取模块的输出端与分频模块的一个端子相连，取分频系数模块的输出端与分频模块的另一个端子相连，所述分频模块的输出端输出恢复的外输入信号，本发明专利技术结构简单、使用方便、体积小、成本低。

【技术实现步骤摘要】
一种小型跳频通信系统
本专利技术涉及通信抗干扰
，具体涉及一种小型跳频通信系统。
技术介绍
跳频技术是目前国内国际上比较成熟的一种技术。它可以有效的避开干扰，发挥通信效能。传统的小型跳频通信系统组成器件众多，部分器件结构复杂、体积大、成本高，性能有待提升。为此我们提出一种结构更简单、成本更低、性能更优良的小型跳频通信系统来解决以上存在的问题。
技术实现思路
(一)要解决的技术问题现提出一种小型跳频通信系统，以解决上述
技术介绍
中提出的组成器件众多，部分器件结构复杂、体积大、成本高，性能有待提升的问题。(二)技术方案本专利技术通过如下技术方案实现：本专利技术提出了一种小型跳频通信系统，包括连接外输入信号的基带信号产生模块、与基带信号产生模块通过数据线连接的整形模块以及位同步时钟提取模块，所述基带信号产生模块包括依次连接的控制器模块、伪随机序列产生模块以及滤波器模块，所述位同步时钟提取模块包括数字滤波模块、边沿提取模块、取分频系数模块、分频模块，所述所述整形模块与数字滤波模块相连，所述数字滤波模块一路输出信号输入至边沿提取模块，所述数字滤波模块的另一路输出信号输入至取分频系数模块，所述边沿提取模块的输出端与分频模块的一个端子相连，所述取分频系数模块的输出端与分频模块的另一个端子相连，所述分频模块的输出端输出恢复的外输入信号。进一步的，所述控制器模块由芯片74LS153和74LS161组成。进一步的，所述伪随机序列产生模块由芯片74LS194构成。进一步的，所述滤波器为低通滤波器。进一步的，整形模块包括放大电路和比较电路，放大电路由芯片TL084构成，比较电路由芯片LM393构成。(三)有益效果本专利技术相对于现有技术，具有以下有益效果：本专利技术提到的一种小型跳频通信系统，发射信号时，外部输入信号输入至控制器模块，由控制器模块控制伪随机序列产生模块，并经过滤波器模块后将基带信号发射出去。接收信号时，将接收的基带信号进行整形、数字滤波，通过边沿提取模块锁定相位，将取分频系数模块得到的分频系数输入下一级分频电路，结合提取出的边沿信号锁定输出信号的相位，降低输出信号的相位抖动，同步位时钟信号的相位，恢复出外输入信号。较之于现有小型跳频通信系统，本专利技术结构更简单、性能更优良。控制器模块、伪随机序列产生模块、滤波器模块、整形模块、数字滤波模块、边沿提取模块、取分频系数模块、分频模块，各模块均为集成化处理电路，各个模块集成在一个装置中，结构简单、使用方便、体积小、成本低。附图说明图1是本专利技术结构原理连接框图。1-控制器模块；2-伪随机序列产生模块；3-滤波器模块；4-整形模块；5-数字滤波模块；6-边沿提取模块；7-取分频系数模块；8-分频模块。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。如图1所示的一种小型跳频通信系统，包括控制器模块1、伪随机序列产生模块2、滤波器模块3、整形模块4、数字滤波模块5、边沿提取模块6、取分频系数模块7、分频模块8；控制器模块1与外输入信号相连，所述控制器模块1与伪随机序列产生模块2相连，所述伪随机序列产生模块2与滤波器模块3相连，所述滤波器模块3经传输线与整形模块4相连，所述整形模块4与数字滤波模块5相连，所述数字滤波模块5一路输出信号输入至边沿提取模块6，所述数字滤波模块5的另一路输出信号输入至取分频系数模块7，所述边沿提取模块的输出端6与分频模块8的一个端子相连，所述取分频系数模块7的输出端与分频模块8的另一个端子相连，所述分频模块8的输出端输出恢复的外输入信号。各模块均为集成化处理电路，本专利技术将各模块集成在一个装置中，结构简单、体积小、成本低。控制器模块由芯片74LS153和74LS161组成。74LS161作为计数器，74LS153作为双四选一数据选择器，外输入的四种频率信号通过74LS153，结合74LS161产生跳频信号。伪随机序列产生模块由芯片74LS194构成，作用为将接收到的跳频信号转化为伪随机序列信号。整形模块由放大电路和比较电路两个部分组成。放大电路由芯片TL084构成，将接收到的基带信号的幅值放大以便于比较器电路对基带信号实现较为精确的比较转化；比较电路由高速比较芯片LM393构成，能够实现将放大之后的基带信号转化为伪随机序列信号，即实现对发送端伪随机序列信号的还原。整形模块将接收到的基带信号输入至数字滤波模块进行滤波。数字滤波模块是将输入的窄脉冲干扰通过移位和与或运算，消除高频的窄脉冲，滤除传输过程中产生的杂波，便于边沿提取模块提取输入信号的同步时钟。边沿提取模块的作用是从数字滤波后的信号中有效地提取出输入信号的同步时钟。取分频数模块是从数字滤波后的信号中提取出信号的频率。分频模块由取分频数模块得到的分频数提取出位时钟信号，并结合提取出的边沿信号锁定输出信号的相位，降低输出信号的相位抖动，同步位时钟信号的相位。本专利技术的工作过程为：外输入信号通过控制器模块后，控制器模块将产生的跳频信号通过伪随机序列产生模块，伪随机序列产生模块产生的伪随机序列信号通过滤波器转化为基带信号。基带信号经传输线到整形模块，整形模块中放大电路将接收到的基带信号的幅值放大以便于比较器电路对基带信号实现较为精确的比较转化，比较电路将放大之后的基带信号转化为伪随机序列信号，即实现对发送端伪随机序列信号的还原。整形模块输出的信号通过数字滤波模块消除高频的窄脉冲，滤除传输过程中产生的杂波，便于边沿提取模块提取输入信号的同步时钟。数字滤波模块一路输出信号输入至边沿提取模块，通过边沿提取模块有效地提取出输入信号的同步时钟；数字滤波模块的另一路输出信号输入至取分频系数模块，通过取分频数模块将得到的分频系数输入下一级分频电路，并结合提取出的边沿信号锁定输出信号的相位，同步位时钟信号的相位。分频模块由取分频数模块得到的分频数提取出位时钟信号，并结合提取出的边沿信号锁定输出信号的相位，同步位时钟信号的相位。上面所述的实施例仅仅是对本专利技术的优选实施方式进行描述，并非对本专利技术的构思和范围进行限定。在不脱离本专利技术设计构思的前提下，本领域普通人员对本专利技术的技术方案做出的各种变型和改进，均应落入到本专利技术的保护范围，本专利技术请求保护的
技术实现思路
，已经全部记载在权利要求书中。本文档来自技高网...

【技术保护点】
一种小型跳频通信系统，其特征在于：包括连接外输入信号的基带信号产生模块、与基带信号产生模块通过数据线连接的整形模块以及位同步时钟提取模块，所述基带信号产生模块包括依次连接的控制器模块、伪随机序列产生模块以及滤波器模块，所述位同步时钟提取模块包括数字滤波模块、边沿提取模块、取分频系数模块、分频模块，所述所述整形模块与数字滤波模块相连，所述数字滤波模块一路输出信号输入至边沿提取模块，所述数字滤波模块的另一路输出信号输入至取分频系数模块，所述边沿提取模块的输出端与分频模块的一个端子相连，所述取分频系数模块的输出端与分频模块的另一个端子相连，所述分频模块的输出端输出恢复的外输入信号。

【技术特征摘要】
1.一种小型跳频通信系统，其特征在于：包括连接外输入信号的基带信号产生模块、与基带信号产生模块通过数据线连接的整形模块以及位同步时钟提取模块，所述基带信号产生模块包括依次连接的控制器模块、伪随机序列产生模块以及滤波器模块，所述位同步时钟提取模块包括数字滤波模块、边沿提取模块、取分频系数模块、分频模块，所述所述整形模块与数字滤波模块相连，所述数字滤波模块一路输出信号输入至边沿提取模块，所述数字滤波模块的另一路输出信号输入至取分频系数模块，所述边沿提取模块的输出端与分频模块的一个端子相连，所述取分频系数模块的输出端与分...

【专利技术属性】
技术研发人员：周力，徐易朗，
申请(专利权)人：重庆大学，
类型：发明
国别省市：重庆,50