反熔丝型非易失性存储单元、其阵列及其操作方法技术

一种反熔丝型非易失性存储单元包括：半导体层，具有第一导电类型；结区和沟槽隔离层，结区具有第二导电类型，结区和沟槽隔离层设置在半导体层的上部内，并且通过沟道区彼此间隔开；反熔丝绝缘图案，设置在沟道区上；栅电极，设置在反熔丝绝缘图案上；栅间隔件，设置在反熔丝绝缘图案和栅电极的侧壁上；字线，与栅电极连接；以及位线，与结区连接。如果将第一偏置电压和第二偏置电压分别施加至字线和位线，则反熔丝绝缘图案被击穿。

【技术实现步骤摘要】
反熔丝型非易失性存储单元、其阵列及其操作方法相关申请的交叉引用本申请要求于2015年12月23日提交的申请号为10-2015-0184557的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的各种实施例涉及非易失性存储器件，并且更具体地，涉及反熔丝型非易失性存储单元、其阵列及其操作方法。
技术介绍
即使当其电源被中断时，非易失性存储器件也能保持它们存储的数据。这种非易失性存储器件可以包括：只读存储(ROM)器件、一次性可编程(OTP)存储器件和可重写存储器件。通常，非易失性存储器件通过互补金属氧化物半导体(CMOS)兼容工艺来实现。OTP存储器件可以被分类为熔丝型OTP存储器件或者反熔丝型OTP存储器件。包括在熔丝型OTP存储器件内的每个存储单元可以在其被编程之前提供短路，并且可以在其被编程之后提供开路。相反地，包括在反熔丝型OTP存储器件内的每个存储单元可以在其被编程之前提供开路，并且可以在其被编程之后提供短路。考虑到MOS晶体管的特征，CMOS工艺可以适用于反熔丝型OTP存储器件的制造。
技术实现思路
各种实施例涉及反熔丝型非易失性存储单元、其阵列及其操作方法。根据一个实施例，反熔丝型非易失性存储单元包括：半导体层，具有第一导电类型；结区和沟槽隔离层，结区具有第二导电类型，结区和沟槽隔离层设置在半导体层的上部内、通过沟道区彼此间隔开；反熔丝绝缘图案，设置在沟道区上；栅电极，设置在反熔丝绝缘图案上；栅间隔件，设置在反熔丝绝缘图案和栅电极的侧壁上；字线，与栅电极连接；以及位线，与结区连接。如果将第一偏置电压和第二偏置电压分别施加至字线和位线，则反熔丝绝缘图案被击穿。根据另一个实施例，反熔丝型非易失性存储单元包括：半导体层，具有第一导电类型；第一结区和第二结区，第一结区具有第二导电类型，第二结区具有第二导电类型，第一结区和第二结区设置在半导体层的上部内、通过沟道区间隔开；反熔丝绝缘图案，设置在沟道区上；栅电极，设置在反熔丝绝缘图案上；栅间隔件，设置在反熔丝绝缘图案和栅电极的侧壁上；字线，与栅电极连接；以及位线，与第一结区连接。当第二结区被浮置时，反熔丝绝缘图案通过将第一偏置电压和第二偏置电压分别施加至字线和位线而被击穿。根据另一个实施例，提供了一种反熔丝型非易失性存储(NVM)单元阵列。反熔丝型NVM单元阵列包括多个有源区，所述多个有源区限定在第一导电类型的阱区内，在第一方向上延伸，并且在与第一方向相交的第二方向上彼此间隔开。第二导电类型的第一结区和第二导电类型的第二结区在第一方向上交替地设置在多个有源区中的每个内。多个栅电极在第二方向上延伸，并且在第一方向上彼此间隔开。多个栅电极中的每个与多个有源区相交。多个栅间隔件分别设置在多个栅电极的侧壁上。多个字线分别与多个栅电极连接。多个位线与第一结区连接。多个位线中的每个与设置在多个有源区中的任意一个内的第一结区连接。根据另一个实施例，提供了一种反熔丝型非易失性存储(NVM)单元阵列。反熔丝型NVM单元阵列包括：多个字线，分别设置在多个列内；多个位线，分别设置在与多个字线相交的多个行内；以及多个反熔丝型NVM单元，分别位于多个字线与多个位线的交叉点处。多个反熔丝型NVM单元中的每个包括：栅电极，与多个字线中的任意一个连接；漏极，与多个位线中的任意一个连接；以及源极，被浮置。组成多个行中的每个行的反熔丝型NVM单元的漏极与多个位线中的任意一个连接。组成多个列中的每个列的反熔丝型NVM单元的栅电极与多个字线中的任意一个连接。附图说明鉴于附图和所附具体描述，本专利技术的各种实施例将变得更加显然，其中：图1为图示了根据一个实施例的反熔丝型NVM单元的剖视图；图2为图示了图1中所示的反熔丝型NVM单元的编程方法的剖视图；图3为图示了图1中所示的反熔丝型NVM单元的读取方法的剖视图；图4为图示了根据另一个实施例的反熔丝型NVM单元的剖视图；图5为图示了根据一个实施例的反熔丝型NVM单元阵列的布局图；图6为沿着图5中的I-I'线截取的剖视图；图7为图5中所示的反熔丝型NVM单元阵列的等效电路图；图8为图示了图5中所示的反熔丝型NVM单元阵列的编程方法的等效电路图；图9为图示了图8中所示的反熔丝型NVM单元阵列中的选中存储单元的编程操作和与图8中的选中存储单元共享位线的未选中存储单元的编程禁止操作的剖视图；图10为图示了与图8中所示的反熔丝型NVM单元阵列的选中存储单元共享字线的未选中存储单元的编程禁止操作的剖视图；图11为图示了与图8中所示的反熔丝型NVM单元阵列的选中存储单元不共享任何字线和任何位线的未选中存储单元的编程禁止操作的剖视图；图12为图示了图5中所示的反熔丝型NVM单元阵列的读取方法的等效电路图；图13为图示了图12中所示的反熔丝型NVM单元阵列中的选中存储单元的读取操作和与图12中的选中存储单元共享位线的未选中存储单元的读取禁止操作的剖视图；以及图14为图示了与图12中所示的反熔丝型NVM单元阵列的选中存储单元共享字线的未选中存储单元的读取禁止操作的剖视图。具体实施方式将理解的是，尽管术语第一、第二、第三等在本文中可以用于描述各种元件，但是这些元件不应当受限于这些术语。这些术语仅用于将一个元件与另一个元件区分开。因而，在不脱离本专利技术的教导的情况下，在一些实施例中的第一元件可以在其它的实施例中被称为第二元件。还将理解的是，当一个元件被称为位于另一个元件“之下”、“下方”、“下面”、“下部”、“上”、“之上”、“上面”、“上部”、“侧面”或者“旁边”时，该元件可以直接接触其它的元件，或者在它们之间还可以存在至少一个中间元件。因此，在本文中使用的诸如“之下”、“下方”、“下面”、“下部”、“上”、“之上”、“上面”、“上部”、“侧面”、“旁边”的术语仅出于描述特定实施例的目的，并非旨在限制本专利技术的范围。用于描述元件或者层之间的关系的其它词语应当以相似的方式来解释，例如，“在…之间”与“直接在…之间”或者“与…相邻”与“直接与…相邻”。还将理解的是，当一个元件被称为与另一个元件“连接”或者“耦接”时，该元件可以与其它的元件直接连接或者耦接，或者可以存在中间元件。相反地，当一个元件被称为与另一个元件“直接连接”或者“直接耦接”时，不存在中间元件。图1为图示了根据一个实施例的反熔丝型非易失性存储器(NVM)单元100的剖视图。参见图1，反熔丝型NVM单元100可以具有半金属氧化物半导体(MOS)晶体管结构。具体地，沟槽隔离层115可以设置在具有第一导电类型(例如，P型)的半导体层110的第一上部内。在一些实施例中，半导体层110可以为掺杂有P型杂质的半导体衬底。可替选地，半导体层110可以为形成在半导体衬底内的P型结区，例如P型阱区。具有与第一导电类型相反的第二导电类型(例如，N型)的结区130可以设置在P型半导体层110的第二上部区内。金属硅化物层132可以设置在N型结区130的上表面的一部分上。在沟槽隔离层115与N型结区130之间的P型半导体层110的上部可以限定为沟道区120。N型结区130可以仅包括轻掺杂漏极(LDD)结构区的N型深区，而不包括N型延伸区。反熔丝绝缘图案150和栅电极160可以顺序地层叠在沟道区120上。在一些实施例中，反熔丝本文档来自技高网...

【技术保护点】
一种反熔丝型非易失性存储单元，包括：半导体层，具有第一导电类型；结区和沟槽隔离层，结区具有第二导电类型，结区和沟槽隔离层设置在半导体层的上部内、通过沟道区彼此间隔开；反熔丝绝缘图案，设置在沟道区上；栅电极，设置在反熔丝绝缘图案上；栅间隔件，设置在反熔丝绝缘图案和栅电极的侧壁上；字线，与栅电极连接；以及位线，与结区连接，其中，当将第一偏置电压和第二偏置电压分别施加至字线和位线时，反熔丝绝缘图案被击穿。

【技术特征摘要】
2015.12.23 KR 10-2015-01845571.一种反熔丝型非易失性存储单元，包括：半导体层，具有第一导电类型；结区和沟槽隔离层，结区具有第二导电类型，结区和沟槽隔离层设置在半导体层的上部内、通过沟道区彼此间隔开；反熔丝绝缘图案，设置在沟道区上；栅电极，设置在反熔丝绝缘图案上；栅间隔件，设置在反熔丝绝缘图案和栅电极的侧壁上；字线，与栅电极连接；以及位线，与结区连接，其中，当将第一偏置电压和第二偏置电压分别施加至字线和位线时，反熔丝绝缘图案被击穿。2.根据权利要求1所述的反熔丝型非易失性存储单元，其中，第一导电类型为P型，而第二导电类型为N型。3.根据权利要求1所述的反熔丝型非易失性存储单元，其中，栅电极在水平方向上以与沟道区的表面相邻的栅间隔件的下部宽度而与结区间隔开。4.根据权利要求3所述的反熔丝型非易失性存储单元，其中，栅电极延伸至沟槽隔离层上。5.根据权利要求3所述的反熔丝型非易失性存储单元，其中，结区与设置在与结区相邻的栅电极的侧壁上的栅间隔件的外侧壁对齐。6.根据权利要求1所述的反熔丝型非易失性存储单元，其中，栅电极包括掺杂有具有第二导电类型的杂质的多晶硅材料。7.根据权利要求6所述的反熔丝型非易失性存储单元，其中，当反熔丝绝缘图案被击穿时，栅电极、半导体层和结区组成双极结型晶体管。8.根据权利要求1所述的反熔丝型非易失性存储单元，还包括设置在结区上的金属硅化物层。9.根据权利要求1所述的反熔丝型非易失性存储单元，其中，施加至字线的第一偏置电压高于用于在沟道区内形成反型层的阈值电压和用于击穿反熔丝绝缘图案的击穿电压，以及其中，施加至位线的第二偏置电压为接地电压。10.一种反熔丝型非易失性存储单元，包括：半导体层，具有第一导电类型；第一结区和第二结区，第一结区具有第二导电类型，第二结区具有第二导电类型，第一结区和第二结区设置在半导体层的上部内、通过沟道区彼此间隔开；反熔丝绝缘图案，设置在沟道区上；栅电极，设置在反熔丝绝缘图案上；栅间隔件，设置在反熔丝绝缘图案和栅电极的侧壁上；字线，与栅电极连接；以及位线，与第一结区连接，其中，当第二结区被浮置时，反熔丝绝缘图案通过将第一偏置电压和第二偏置电压分别施加至字线和位线而被击穿。11.根据权利要求10所述的反熔丝型非易失性存储单元，其中，第一导电类型为P型，而第二导电类型为N型。12.根据权利要求10所述的反熔丝型非易失性存储单元，其中，栅电极在水平方向上以与沟道区的表面相邻的栅间隔件的下部宽...

【专利技术属性】
技术研发人员：崔光一，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR