一种鳍式场效应晶体管及其制备方法技术

本发明专利技术公布了一种鳍式场效应晶体管及其制备方法。该器件采用高迁移率沟道材料，可以提高开态电流；在Fin条底部引入局域埋氧层，形成了体在绝缘层上(Body‑on‑Insulator,BOI)结构，切断了源漏间的泄漏电流通道，能够有效抑制泄漏电流，并且比SOI(/SGOI/GOI)FinFET具有更小的埋氧层面积，改善了散热问题。

【技术实现步骤摘要】
一种鳍式场效应晶体管及其制备方法
本专利技术涉及一种鳍式场效应晶体管及其制备方法，属于超大规模集成电路制造

技术介绍
随着集成电路的迅速发展，半导体器件的特征尺寸不断缩小。当特征尺寸进入纳米尺度，传统硅基平面器件面临短沟道效应严重、迁移率退化等问题。因此，人们从新器件结构、新沟道材料等方面提出了一些解决方案。鳍式场效应晶体管(FinFET)能够有效抑制短沟道效应，具有栅控能力强、开态电流大、与CMOS工艺兼容等优点，已在产业界得到应用。对于体硅FinFET，在Fin条底部存在源漏泄漏电流通道，泄漏电流较大，导致静态功耗增大。SOIFinFET能够更好地抑制短沟道效应和泄漏电流，但是由于氧化硅埋氧层的热导率约为硅的1％，导致器件散热性较差。
技术实现思路
针对以上问题，本专利技术提出了一种鳍式场效应晶体管及其制备方法，该器件采用高迁移率沟道材料，可以提高开态电流；在Fin条底部引入局域埋氧层，形成了体在绝缘层上(Body-on-Insulator,BOI)结构，切断了源漏间的泄漏电流通道，能够有效抑制泄漏电流，并且比SOI(/SGOI/GOI)FinFET具有更小的埋氧层面积，改善了散热问题。本专利技术提供的鳍式场效应晶体管，包括半导体衬底，在半导体衬底上具有凸起的Fin条，在Fin条侧壁和顶部表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区，其特征在于，沟道区为高迁移率材料，沟道长度小于Fin条长度；源、漏位于沟道区两端；Fin条两端的半导体与衬底相连；Fin条与半导体衬底之间有一层局域埋氧层，形成BOI结构，该局域埋氧层的宽度大于或等于Fin条宽度。本专利技术的鳍式场效应晶体管中，沟道区的高迁移率材料例如锗、锗硅、锗锡等。本专利技术还提供了一种鳍式场效应晶体管的制备方法，包括以下步骤：1)在半导体衬底上形成采用高迁移率材料的凸起Fin条；2)在Fin条与半导体衬底之间形成局域埋氧层，该局域埋氧层的宽度大于或等于Fin条宽度；3)在所述Fin条侧壁和顶部表面形成栅极结构，并在栅极结构的侧面形成侧墙；4)光刻定义源漏区图形，掺杂并退火形成源漏。上述制备方法中，步骤1)中所述半导体衬底常用的为体硅衬底，但不局限于体硅衬底，形成Fin条的方法具体可包括：1-1)在半导体衬底上生长高迁移率材料的半导体外延层；1-2)定义器件有源区，并形成器件之间的隔离；1-3)在步骤1-1)形成的半导体外延层上淀积硬掩膜，光刻定义Fin条图形，干法刻蚀硬掩膜和半导体外延层，停止在衬底表面，去掉光刻胶，形成Fin条。所述步骤1-1)中所述半导体外延层的材料包括锗、锗硅、锗锡等，但不局限于上述外延材料，可为其他高迁移率材料，厚度可以为5～200nm，其厚度决定了Fin条的高度。所述步骤1-1)中生长半导体外延层的工艺可以采用分子束外延(MoleculeBeamEpitaxy,MBE)、化学气相淀积(ChemicalVaporDeposition,CVD)等方法。所述步骤1-3)中，硬掩膜可以是氧化硅层、氮化硅层、氧化硅/氮化硅叠层等，但不局限于上述材料，但应具有较好的保形性。淀积硬掩膜的工艺可以采用低压化学气相淀积(LowPressureChemicalVaporDeposition，LPCVD)、等离子体增强化学气相沉积(PlasmaEnhancedChemicalVaporDeposition，PECVD)等方法。硬掩膜厚度可以为10～800nm；Fin条宽度可以为5～100nm。光刻优选为电子束光刻或193nm浸没式光刻等能形成纳米尺度线条的先进光刻技术。上述制备方法中，步骤2)具体可包括：2-1)在Fin条上淀积一层氮化硅，并进行干法刻蚀，形成氮化硅侧墙；2-2)干法刻蚀半导体衬底至一定深度，然后通过热氧化使Fin条和衬底之间的半导体被氧化，形成局域埋氧层(对于体硅衬底来说，形成氧化硅绝缘层)；2-3)湿法腐蚀去掉氮化硅侧墙。所述步骤2-2)中衬底的刻蚀深度决定了埋氧层的厚度，刻蚀深度可以为5～50nm；热氧化工艺可以采用湿氧氧化、氢氧合成氧化、等离子体氧化等，使Fin条与衬底之间的半导体(硅)完全被氧化，氧化时间应根据其宽度及其氧化速率而定。所述步骤2-3)中，湿法腐蚀氮化硅可以采用浓磷酸溶液。上述制备方法中，步骤3)和步骤4)为常规的工艺步骤。步骤3)包括淀积栅介质层，光刻、刻蚀形成栅电极，淀积氧化硅并刻蚀形成侧墙隔离层。步骤4)包括光刻定义源漏区图形，离子掺杂并退火形成源漏，以及后续的工艺步骤：光刻、刻蚀接触孔，溅射金属，光刻、刻蚀形成金属互连，合金，钝化等。本专利技术优点如下：1)采用高迁移率沟道材料，改善了沟道中载流子迁移率，提高了开态电流。2)采用BOI结构，抑制了泄漏电流，降低了功耗。与SOI(/SGOI/GOI)FinFET相比，BOIFinFET具有更小的埋氧层面积，改善了散热问题，并且在提升器件特性的同时降低了成本。附图说明图1为实施例制备的硅基锗硅BOIFinFET的结构示意图。图2～图8为实施例制备硅基锗硅BOIFinFET的关键工艺步骤示意图，各图中(a)为沿图1中A-A’方向的剖面图，(b)为沿图1中B-B’方向的剖面图。其中：1-硅衬底；2-锗硅外延层；3-作硬掩膜的氧化硅层；4-作硬掩膜的氮化硅层；5-锗硅Fin条；6-保护锗硅Fin条的氮化硅侧墙；7-氧化硅绝缘层；8-栅介质；9-栅电极；10-侧墙隔离层；11-源；12-漏。具体实施方式本专利技术的鳍式场效应晶体管采用高迁移率沟道材料，可以提高开态电流；在Fin条底部引入局域埋氧层，形成了BOI结构，切断了源漏间的泄漏电流通道，能够有效抑制泄漏电流。比SOI(/SGOI/GOI)FinFET具有更小的埋氧层面积，改善了散热问题，并且在提升器件特性的同时降低了成本。下面结合附图对本专利技术进行详细说明。根据下列步骤可以实现硅基锗硅BOIFinFET：步骤1.在P型(100)硅衬底1上MBE生长50nm锗硅外延层2，PECVD淀积300nm氧化硅，光刻、刻蚀形成有源区，去胶；步骤2.PECVD淀积20nm氧化硅层3和50nm氮化硅层4作为硬掩膜，通过电子束光刻形成Fin条图形，Fin宽为20nm，干法刻蚀硬掩膜，露出锗硅外延层2上表面，去胶，所得结构如图2所示；步骤3.以硬掩膜为掩蔽，干法刻蚀锗硅外延层2，露出硅衬底1上表面，形成锗硅Fin条5结构，如图3所示；步骤4.PECVD淀积氮化硅，并进行干法刻蚀，在锗硅Fin条两侧形成氮化硅侧墙6，如图4所示；步骤5.以硬掩膜和侧墙为掩蔽，干法刻蚀硅衬底1，刻蚀深度为20nm，如图5所示；步骤6.通过氢氧合成对硅衬底1进行氧化，氧化温度为800℃，在锗硅Fin条下方形成氧化硅绝缘层7，如图6所示；步骤7.浓磷酸加热170℃，腐蚀去除氮化硅，所得结构如图7所示；步骤8.进行牺牲氧化或氢气退火等工艺来改善刻蚀造成的Fin表面损伤，淀积Al2O3/TiN，光刻、刻蚀形成栅电极9，淀积氧化硅并刻蚀形成侧墙隔离层10；步骤9.通过光刻定义源漏区图形，P+注入对源漏进行掺杂，注入能量为20keV，注入剂量2E15cm-2，并通过RTA退火950℃，30s，激活杂质，形成源11、漏12，具体退火条件根本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管，包括半导体衬底，在半导体衬底上具有凸起的Fin条，在Fin条侧壁和顶部表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区，其特征在于，沟道区为高迁移率材料，沟道长度小于Fin条长度；源、漏位于沟道区两端；Fin条两端的半导体与衬底相连；Fin条与半导体衬底之间有一层局域埋氧层，形成BOI结构，该局域埋氧层的宽度大于或等于Fin条宽度。

【技术特征摘要】
1.一种鳍式场效应晶体管，包括半导体衬底，在半导体衬底上具有凸起的Fin条，在Fin条侧壁和顶部表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区，其特征在于，沟道区为高迁移率材料，沟道长度小于Fin条长度；源、漏位于沟道区两端；Fin条两端的半导体与衬底相连；Fin条与半导体衬底之间有一层局域埋氧层，形成BOI结构，该局域埋氧层的宽度大于或等于Fin条宽度。2.如权利要求1所述的鳍式场效应晶体管，其特征在于，所述沟道区的高迁移率材料为锗、锗硅或锗锡。3.一种鳍式场效应晶体管的制备方法，包括以下步骤：1)在半导体衬底上形成采用高迁移率材料的凸起Fin条；2)在Fin条与半导体衬底之间形成局域埋氧层，该局域埋氧层的宽度大于或等于Fin条宽度；3)在Fin条侧壁和顶部表面形成栅极结构，并在栅极结构的侧面形成侧墙；4)光刻定义源漏区图形，掺杂并退火形成源漏。4.如权利要求3所述的制备方法，其特征在于，步骤1)包括：1-1)在半导体衬底上生长高迁移率材料的半导体外延层；1-2)定义器件有源区，并形成器件之间的隔离；1-3)在步骤1-1)形成的半导体外延层上淀积硬...

【专利技术属性】
技术研发人员：安霞，张冰馨，黎明，黄如，张兴，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京,11