半导体存储装置及与非型快闪存储器的编程方法制造方法及图纸

本发明专利技术提供一种可改善编程不良的良率且进行不合格存储胞元的修复的半导体存储装置及与非型快闪存储器的编程方法。本发明专利技术的NAND型快闪存储器的编程方法包括以下步骤：对选择页面施加编程脉冲；判定选择页面的编程的合格与否；以及当判定为不合格时，在编程脉冲的施加次数未达到最佳次数的情况下，对选择页面进一步施加编程脉冲，在编程脉冲的施加次数达到最佳次数的情况下，若选择页面为预先指定的不合格位数，则判定为疑似合格。本发明专利技术可改善编程不良的良率且进行不合格存储胞元的修复。

【技术实现步骤摘要】
半导体存储装置及与非型快闪存储器的编程方法
本专利技术涉及一种半导体存储装置及与非型快闪存储器的编程方法，尤其涉及一种与非(NAND)型快闪存储器及其编程方法。
技术介绍
在NAND型快闪存储器中，通过反复进行数据的编程或擦除，因穿隧绝缘膜的劣化而导致电荷保持特性恶化，或因由穿隧绝缘膜所捕获的电荷而产生阈值变动，从而引起位差错(biterror)。日本专利特开2010-152989号公报中作为此种位差错对策而搭载有差错检测校正(ErrorCheckingCorrection，ECC)电路。另外，日本专利特开2008-165805号公报中，揭示有一种关于在一个存储胞元存储多位(multibit)的数据的NAND型快闪存储器的多位的数据的差错校正方案。进而，日本专利特开2010-79486号公报中，揭示有一种快闪存储器，将校正的差错数为阈值以上的物理块作为警告块(warningblock)而登记至表(table)，在数据写入时降低警告块的选择的优先位次。图1表示以芯片搭载ECC电路的NAND型快闪存储器的主要部分。将自外部输入/输出端子输入的编程数据加载至页面缓冲器/读出(sense)电路10，经加载的编程数据经由转送电路20而转送至ECC电路30。转送电路20包含能够进行双向的数据转送的多个晶体管，各晶体管通过共用连接于栅极的控制信号TG而驱动。ECC电路30进行经转送的编程数据的运算，并生成用以差错检测校正的差错校正符号，将差错校正符号写回至页面缓冲器/读出电路10的规定区域。其次，在存储器阵列的选择页对由页面缓冲器/读出电路10所保持的编程数据及差错校正符号进行编程。图2为现有的编程动作的流程。对选择页面的字线施加编程脉冲，对位线设定与编程数据相应的电压，且对选择页面施加编程脉冲(S10)。其次，进行选择页面的编程校验(verify)(S20)，从而判定选择页面的所有存储胞元的编程是否合格(S30)。在判定所有存储胞元的编程为合格的情况下，编程结束。于存在编程为不合格的存储胞元的情况下，判定编程脉冲的施加次数是否达到NMAX(S40)。此处，所谓NMAX，是指编程所容许的最大时间或编程所容许的最大编程脉冲的施加次数。在达到NMAX的情况下，将编程失败的状态告知于外部的控制器，且将所述块作为坏块(badblock)而进行管理。另一方面，若未达到NMAX，则依据增量步进编程脉冲(IncrementalStepProgramPulse，ISPP)，生成比上一次的编程脉冲大ΔV的具有步进电压(stepvoltage)的编程脉冲(S50)，从而将该编程脉冲施加至选择页面。在未利用搭载于外部的控制器等的ECC功能、或者未搭载ECC的快闪存储器中，编程校验的合格是以所有位的合格为前提。与此相对，在利用搭载于外部的控制器等的ECC功能、或者芯片搭载有ECC的快闪存储器中，即便在校验中存在一部分的不合格位(“0”编程不合格的存储胞元)，也能够通过以ECC修复所述情况来视作疑似合格。例如，若能够通过ECC来进行m位的差错检测校正，则理论上可最大修复m位的不合格位。当将可通过ECC来修复的最大位数设为Ncc、将在校验中可视作疑似合格的最大的不合格位数设为Np、将实际的不合格的位数设为Nf时，将Np以Ncc≧Np的方式进行设定，优选的是设定为Ncc＞Np。当Np≧Nf时，选择页面包含不合格位，但不合格位能够通过ECC来修复，故将校验判定为疑似合格。而且，当进行选择页面的读出时，选择页面中所包含的不合格位作为差错而被检测出，对该数据进行校正。通过进行疑似合格的判定，减少编程失败或坏块，使良率提高，进而通过抑制编程脉冲的施加次数，可减少编程干扰。然而，利用疑似合格的现有的编程方法存在如下所述般的课题。例如，当将直至k位的不合格位视作疑似合格时(Np＝k)，若在编程脉冲的施加次数达到NMAX之前，则校验时，在实际的不合格位数Nf小于可视作疑似合格的最大的不合格位数Np的时间点，编程自动结束。换言之，即便编程脉冲的施加次数充分小于NMAX，在可施加的次数方面仍存在余地，若Nf≦Np，则判定为疑似合格，编程结束。但是，在将编程设为不合格的存储胞元中，也存在可通过下一次的编程脉冲的施加而合格者，本来的话，此种存储胞元理想的是并非判定为不合格位，而是判定为合格位。若疑似合格中不合格位数多，则ECC的其他功能受到很大限制。
技术实现思路
本专利技术为解决此种现有的课题的专利技术，且目的在于提供一种可改善编程不良的良率且进行不合格存储胞元的修复的半导体存储装置及与非型快闪存储器的编程方法。本专利技术的NAND型快闪存储器的编程方法具有以下步骤：对选择页面施加编程脉冲；判定选择页面的编程的合格与否；以及当判定为不合格时，在编程脉冲的施加次数未达到小于编程的容许最大值的最佳值的情况下，对选择页面进一步施加编程脉冲，在编程脉冲的施加次数达到所述最佳值的情况下，若选择页面为预先指定的不合格位数，则判定为疑似合格。本专利技术的NAND型快闪存储器的编程方法包括以下步骤：接收应编程的数据；判定利用所述应编程的数据而进行编程的位数是否为能够利用差错检测校正部件而修复的修复位数以下；利用所述差错检测校正部件来生成所述应编程的数据的差错校正符号；以及当判定利用所述应编程的数据而进行编程的位数为所述修复位数以下时，通过不在选择页面的普通区域进行编程，而在备用区域对所述差错校正符号进行编程来结束针对选择页面的编程。本专利技术的半导体存储装置包括：存储器阵列；差错检测校正部件，生成应编程的数据的差错校正符号；以及编程部件，在所述存储器阵列的选择页面，对所述应编程的数据及所述差错校正符号进行编程，且所述编程部件执行如下处理：对选择页面施加编程脉冲，当判定选择页面的编程为不合格时，在编程脉冲的施加次数未达到小于编程的容许最大值的最佳值的情况下，对选择页面进一步施加编程脉冲，在编程脉冲的施加次数达到所述最佳值的情况下，若选择页面为预先指定的不合格位数，则判定为疑似合格。本专利技术的半导体存储装置包括：存储器阵列；差错检测校正部件，生成应编程的数据的差错校正符号；以及编程部件，在所述存储器阵列的选择页面，对应编程的数据及所述差错校正符号进行编程，且所述编程部件在利用应编程的数据而进行编程的位数为能够利用所述差错检测校正部件而修复的修复位数以下时，通过不在选择页面的普通区域进行编程，而在备用区域对所述差错校正符号进行编程来结束选择页面的编程。根据本专利技术，执行如下处理：当在编程的校验中判定为不合格时，在编程脉冲的施加次数未达到小于容许最大值的最佳值的情况下，进而施加编程脉冲，在编程脉冲的施加次数达到最佳值的情况下，若选择页面为预先指定的不合格位数，则判定为疑似合格，故至少直至编程脉冲达到最佳值为止，所有位的合格与否判定得到保证。由此，可自不合格判定将本来可合格的存储器胞元修复。附图说明图1为对现有的快闪存储器的ECC动作进行说明的图；图2为对现有的快闪存储器的编程动作进行说明的流程图；图3为表示本专利技术的实施例中的NAND型快闪存储器的整体的概略构成的图；图4为表示本专利技术的实施例中的存储胞元阵列的NAND串的构成的电路图；图5为对本专利技术的第1实施例中的快闪存储器的编程动作进行说明本文档来自技高网...

【技术保护点】
一种与非型快闪存储器的编程方法，其特征在于，包括以下步骤：对选择页面施加编程脉冲；判定所述选择页面的编程的合格与否；以及当判定为不合格时，在所述编程脉冲的施加次数未达到小于编程的容许最大值的最佳值的情况下，对所述选择页面进一步施加所述编程脉冲，在所述编程脉冲的施加次数达到所述最佳值的情况下，若所述选择页面为预先指定的不合格位数，则判定为疑似合格。

【技术特征摘要】
2015.12.17 JP 2015-2460831.一种与非型快闪存储器的编程方法，其特征在于，包括以下步骤：对选择页面施加编程脉冲；判定所述选择页面的编程的合格与否；以及当判定为不合格时，在所述编程脉冲的施加次数未达到小于编程的容许最大值的最佳值的情况下，对所述选择页面进一步施加所述编程脉冲，在所述编程脉冲的施加次数达到所述最佳值的情况下，若所述选择页面为预先指定的不合格位数，则判定为疑似合格。2.根据权利要求1所述的与非型快闪存储器的编程方法，其特征在于，所述编程方法还包括以下步骤：在所述选择页面多于所述预先指定的不合格位数的情况下，判定所述编程脉冲的施加次数是否达到所述容许最大值，在未达到所述容许最大值的情况下，对所述选择页面进一步施加所述编程脉冲，在达到所述容许最大值的情况下，以编程失败的形式结束编程。3.根据权利要求2所述的与非型快闪存储器的编程方法，其特征在于，所述容许最大值为所述选择页面的编程所容许的所述编程脉冲的最大施加次数。4.根据权利要求1所述的与非型快闪存储器的编程方法，其特征在于，所述预先指定的不合格位数为能够通过差错检测校正而修复的位数以下。5.根据权利要求1或2所述的与非型快闪存储器的编程方法，其特征在于，所述最佳值能够通过外部的控制器而设定。6.根据权利要求1或2所述的与非型快闪存储器的编程方法，其特征在于，编程方法还包括以下步骤：生成应编程的数据的差错校正符号，以及在所述选择页面对编程数据与所述差错校正符号进行编程。7.一种与非型快闪存储器的编程方法，其特征在于，包括以下步骤：接收应编程的数据；判定利用所述应编程的数据而进行编程的位数是否为能够利用差错检测校正部件而修复的修复位数以下；利用所述差错检测校正部件来生成所述应编程的数据的差错校正符号；以及当判定利用所述应编程的数据而进行编程的位数为所述修复位数以下时，通过不在选择页面的普通区域进行编程，而在备用区域对所述差错校正符号进行编程来结束针对所述选择页面的编程。8.根据权利要求7所述的与非型快闪存储器的编程方法，其特征在于，所述编程方法还包括以下步骤：当判定利用所述应编程的数据而进行编程的位数多于所述修复位数时，在所述选择页面的所述普通区域对所述应编程的数据进行编程。9.一种与非型快闪存储器的编程方法，其特征在于，包括以下步骤：接收应编程的数据；判定利用所述应编程的数据而进行编程的位数是否为能够利用差错检测校正部件而修复的修复位数以下；利用所述差错检测校正部件来生成所述应编程的数据的差错校正符号；当判定利用所述应编程的数据而进行编程的位数为所述修复位数以下时，通过不在选择页面的普通区域进行编程，而在备用区域对所述差错校正符号进行编程来结束针对所述选择页...

【专利技术属性】
技术研发人员：山内一贵，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71