移位寄存器及其驱动方法、栅极驱动电路以及显示装置制造方法及图纸

本公开提供了一种移位寄存器及其驱动方法、栅极驱动电路以及显示装置。所述移位寄存器包括输入单元、第一输出单元、第二输出单元和负压变换单元。输入单元的输入端接收输入信号，输出端连接第一节点，控制端接收第一时钟信号。第一输出单元的输入端接收第二时钟信号，输出端连接到输出信号端，控制端连接到所述第一节点。第二输出单元的输入端接收第一低电平信号，输出端连接到所述输出信号端，控制端接收第三时钟信号。负压变换单元的输入端接收第二低电平信号，输出端连接到所述第一节点，控制端接收第四时钟信号。

【技术实现步骤摘要】
移位寄存器及其驱动方法、栅极驱动电路以及显示装置
本公开涉及显示
，具体地涉及一种移位寄存器及其驱动方法、栅极驱动电路以及显示装置。
技术介绍
阵列基板栅极驱动(GateDriveronArray,GOA)技术是直接将栅极驱动电路制作在阵列基板上的技术。GOA技术的应用可直接将栅极驱动电路制作在面板周围，从而降低了程序复杂度，并且减少了产品成本。此外，还提高了薄膜晶体管液晶显示器(TFT-LCD)面板的高集成度，使面板更薄型化，并能够实现窄边框设计。现有的GOA电路设计一般较复杂，且噪声明显。在一帧扫描中，很多GOA电路的驱动电路输出信号端输出高电平后一直保持低电平，以使得相应的TFT关闭。为了确保TFT的关闭状态，往往需要在上拉节点处维持较低的负电压。然而，上拉晶体管的栅极长期处于较低的负电压下，会造成TFT的阈值电压(Vth)负漂(即，变小)。一旦出现Vth负漂，则TFT可能会出现异常开启。尤其是对于IGZO工艺的面板来讲，Vth本身已经接近0V，负漂的出现将会使面板无法正常工作。
技术实现思路
为了解决现有技术中存在的至少上述问题，本公开提出了一种移位寄存器及其驱动方法、栅极驱动电路以及显示装置。根据本公开的一个方面，提出了一种移位寄存器。该移位寄存器包括输入单元、第一输出单元、第二输出单元和负压变换单元。输入单元的输入端接收输入信号，输出端连接第一节点，控制端接收第一时钟信号。第一输出单元的输入端接收第二时钟信号，输出端连接到输出信号端，控制端连接到所述第一节点。第二输出单元的输入端接收第一低电平信号，输出端连接到所述输出信号端，控制端接收第三时钟信号。负压变换单元的输入端接收第二低电平信号，输出端连接到所述第一节点，控制端接收第四时钟信号。在一个实施例中，所述第三时钟信号是所述第一时钟信号。在一个实施例中，所述输入单元包括第一晶体管，所述输入单元的输入端是第一晶体管的源极和漏极中的一个，输出端是第一晶体管的源极和漏极中的另一个，控制端是第一晶体管的栅极。在一个实施例中，所述第一输出单元包括第二晶体管和电容器，所述第一输出单元的输入端是第二晶体管的源极和漏极中的一个，输出端是第二晶体管的源极和漏极中的另一个，控制端是第二晶体管的栅极，所述电容器的第一端连接到第一节点，第二端连接到输出控制端。在一个实施例中，所述第二输出单元包括第三晶体管，其中，所述第二输出单元的输入端是第三晶体管的源极和漏极中的一个，输出端是第三晶体管的源极和漏极中的另一个，控制端是第三晶体管的栅极。在一个实施例中，所述负压变换单元包括第四晶体管，所述负压变换单元的输入端是第四晶体管的源极和漏极中的一个，输出端是第四晶体管的源极和漏极中的另一个，控制端是第四晶体管的栅极。根据本公开的另一方面，提出了一种栅极驱动电路。该栅极驱动电路包括级联的多个根据以上各实施例所述的移位寄存器。根据本公开的另一方面，提出了一种显示装置。该显示装置包括根据以上实施例所述的栅极驱动电路。根据本公开的另一方面，提出了一种用于驱动根据以上实施例所述的移位寄存器的驱动方法。该驱动方法包括第一下拉阶段和第二下拉阶段。在第一下拉阶段中，通过第一时钟信号控制输入单元关断，通过第四时钟信号控制负压变换单元接通，输入低电平的第二时钟信号，以使得第一节点的电压降低到第三电平，输出信号端输出低电平。第二下拉阶段，包括第一时段和第二时段。在第一时段中，通过第一时钟信号控制输入单元接通，通过第四时钟信号控制负压变换单元关断，输入低电平的第二时钟信号，以使得第一节点的电压降低到第四电平，输出信号端输出低电平。在第二时段中，通过第一、第四时钟信号控制输入单元和负压变换单元关断，输入低电平的第二时钟信号，以使得第一节点的电压保持在第四电平，输出信号端输出低电平。在一个实施例中，在所述第一下拉阶段之前，所述方法还包括第一上拉阶段和第二上拉阶段。在第一上拉阶段中，通过第一、第三时钟信号控制输入单元和第二输出单元接通，通过第四时钟信号控制负压变换单元关断，输入低电平的第二时钟信号，以使得第一节点的电压提升到第一电平，输出信号端输出低电平。在第二上拉阶段中，通过第一、第四时钟信号控制输入单元和负压变换单元关断，输入高电平的第二时钟信号，以使得第一节点的电压进一步提升到第二电平，输出信号端输出高电平。在一个实施例中，所述第一下拉阶段和第二下拉阶段交替循环，以使得第一节点的电压在第三电平和第四电平之间周期性变化。在一个实施例中，第三电平与第四电平是不同的负电平。在一个实施例中，第三电平大于第四电平。附图说明图1示出了根据本公开实施例的移位寄存器的电路结构图。图2示出了图1所示的移位寄存器的更为详细的电路结构图。图3示出了图1所示的移位寄存器的信号时序图。图4示出了根据本公开另一实施例的移位寄存器的电路结构图。图5示出了图4所示的移位寄存器的更为详细的电路结构图。图6示出了图4所示的移位寄存器的信号时序图。图7示出了根据本公开实施例的用于驱动移位寄存器的驱动方法的流程图。具体实施方式下面将详细描述本公开的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本公开。在以下描述中，为了提供对本公开的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本公开。在其他实例中，为了避免混淆本公开，未具体描述公知的电路、材料或方法。在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本公开至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。在整个说明书中，序数词“第一”、“第二”等用于在具有类似功能或形式的多个对象之间进行区分，并不对所限定的对象的出现顺序、依赖关系等进行限制。例如，当只使用具有较大序数词(例如，第二晶体管)对技术方案进行描述时，并不表示该技术方案中必然涉及没有提及的具有较小序数词的对象(例如，第一晶体管)，所述技术方案在此不对该具有较小序数词的对象进行限定。换言之，本领域技术人员应该理解的是，在所述技术方案的一些实施例中，可以包括该具有较小序数词的对象。在所述技术方案的另一些实施例中，可以不包括该具有较小序数词的对象。以下参考附图对本公开进行具体描述。首先，图1示出了根据本公开一个实施例的移位寄存器100的电路结构图。从图1可见，移位寄存器100包括输入单元110、第一输出单元120、第二输出单元130和负压变换单元140。输入单元110的输入端接收输入信号INPUT，输出端连接第一节点N1，控制端接收第一时钟信号CLK1。在第一时钟信号CLK1的控制下，输入单元110接通或关断。在输入单元110接通时，输入信号INPUT传输到第一节点N1。第一输出单元120的输入端接收第二时钟信号C本文档来自技高网...

【技术保护点】
一种移位寄存器，包括：输入单元，其输入端接收输入信号，输出端连接第一节点，控制端接收第一时钟信号；第一输出单元，其输入端接收第二时钟信号，输出端连接到输出信号端，控制端连接到所述第一节点；第二输出单元，其输入端接收第一低电平信号，输出端连接到所述输出信号端，控制端接收第三时钟信号；负压变换单元，其输入端接收第二低电平信号，输出端连接到所述第一节点，控制端接收第四时钟信号。

【技术特征摘要】
1.一种移位寄存器，包括：输入单元，其输入端接收输入信号，输出端连接第一节点，控制端接收第一时钟信号；第一输出单元，其输入端接收第二时钟信号，输出端连接到输出信号端，控制端连接到所述第一节点；第二输出单元，其输入端接收第一低电平信号，输出端连接到所述输出信号端，控制端接收第三时钟信号；负压变换单元，其输入端接收第二低电平信号，输出端连接到所述第一节点，控制端接收第四时钟信号。2.根据权利要求1所述的移位寄存器，其中，所述第三时钟信号是所述第一时钟信号。3.根据权利要求1或2所述的移位寄存器，其中，所述输入单元包括第一晶体管，所述输入单元的输入端是第一晶体管的源极和漏极中的一个，输出端是第一晶体管的源极和漏极中的另一个，控制端是第一晶体管的栅极。4.根据权利要求1或2所述的移位寄存器，其中，所述第一输出单元包括第二晶体管和电容器，所述第一输出单元的输入端是第二晶体管的源极和漏极中的一个，输出端是第二晶体管的源极和漏极中的另一个，控制端是第二晶体管的栅极，所述电容器的第一端连接到第一节点，第二端连接到输出控制端。5.根据权利要求1或2所述的移位寄存器，其中，所述第二输出单元包括第三晶体管，其中，所述第二输出单元的输入端是第三晶体管的源极和漏极中的一个，输出端是第三晶体管的源极和漏极中的另一个，控制端是第三晶体管的栅极。6.根据权利要求1或2所述的移位寄存器，其中，所述负压变换单元包括第四晶体管，所述负压变换单元的输入端是第四晶体管的源极和漏极中的一个，输出端是第四晶体管的源极和漏极中的另一个，控制端是第四晶体管的栅极。7.一种栅极驱动电路，包括级联的多个根据权利要求1-6中的任...

【专利技术属性】
技术研发人员：李蒙，王迎，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11