非易失性存储器件的读取方法技术

本发明专利技术公开了一种非易失性存储器件及其读取方法，所述非易失性存储器件包括第一选择晶体管、第二选择晶体管以及串联耦接在第一选择晶体管与第二选择晶体管之间的多个存储器单元。所述非易失性存储器件的读取方法包括以下步骤：施加读取电压到选中的存储器单元的栅极；施加第一通过电压到与选中的存储器单元相邻的存储器单元的栅极；以及施加第二通过电压到其它的存储器单元的栅极，其中，选中的存储器单元沿着阈值电压增大的方向而处于第一至第T编程状态之中的一种编程状态，其中T是大于2的自然数，且第一通过电压随着选中的存储器单元接近第T编程状态而减小。

Method for reading nonvolatile memory device

The invention discloses a nonvolatile memory device and reading method thereof, wherein the nonvolatile memory device includes a first selection transistor, a second select transistor and a plurality of memory units are coupled in series between the first transistor and the second transistor selection selection. The non reading method of a non-volatile memory device comprises the following steps: applying a gate voltage to the selected memory cell is read; applying a first voltage to the gate through the memory cell with the selected memory cell adjacent; and applying a voltage to the second through the gate, the other memory cell, memory cell selected along the threshold the direction of increasing voltage in a programmed state of the first to the T programming state, where T is a natural number more than 2, and the first with the selected memory cell through a voltage close to the T program state decreases.

【技术实现步骤摘要】
非易失性存储器件的读取方法相关申请的交叉引用本申请要求2011年12月21日提交的申请号为10-2011-0139633的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及用于操作非易失性存储器件的方法，更具体而言，涉及非易失性存储器件的读取方法。
技术介绍
非易失性存储器件可以电执行编程操作和擦除操作，而不用执行刷新操作以在每个预定的周期重新编程数据。这种非易失性存储器件的实例包括快闪存储器件。非易失性存储器件一般包括多个存储器单元，每个存储器单元具有隧道绝缘层、浮栅、电介质层以及控制栅的层叠结构。在非易失性存储器件中，经由已知的FN（Fowler-Nordheim）隧穿效应，通过将电子注入到存储器单元的浮栅或从存储器单元的浮栅中获取电子并且控制存储器单元的阈值电压，来实现编程操作和擦除操作。非易失性存储器件由于存储器单元的阈值电压随着擦除/编程操作循环的次数而上升，而具有阈值电压分布宽度增大的问题。在韩国专利公布文本No.10-2010-0087806中描述了此问题，此后称韩国专利公布文本No.10-2010-0087806为参考文件1。参考文件1提出了一种解决方法来减少以上问题。参考文件1公开了一种方法，该方法包括如下步骤：在读取操作期间，施加读取电压到选中的存储器单元的控制栅，施加较高的通过电压到与选中的存储器单元相邻的未选中的存储器单元的控制栅，以及施加较低的通过电压到其它的未选中的存储器单元的控制栅。另外，参考文件1公开了一种尽管执行擦除/编程操作的循环次数增加，但在读取操作期间仍能产生窄的存储器单元的阈值电压分布宽度的方法。在参考文件1中示出，由于在读取操作期间，施加到与选中的存储器单元相邻的存储器单元的控制栅的通过电压的电平增长，所以施加到选中的存储器单元的垂直和水平电场增加。因此，选中的存储器单元的浮栅会容易损耗许多电荷。随着更多的电荷被捕获在选中的存储器单元的浮栅中，且随着循环增加地更多，电荷的损耗变得更严重。总之，在读取操作期间限制阈值电压分布宽度和防止电荷损耗是权衡关系，且很难达到两者都满足的条件。
技术实现思路
本专利技术的实施例涉及非易失性存储器件的读取方法，所述方法不管擦除/编程操作循环的次数如何增加，仍可改善选中的存储器单元的阈值电压分布宽度，并防止电荷损耗。根据本专利技术的一个实施例，一种非易失性存储器件的读取方法包括以下步骤：施加读取电压到选中的存储器单元的栅极；施加第一通过电压到与选中的存储器单元相邻的存储器单元的栅极；和施加第二通过电压到其它的存储器单元的栅极，其中，选中的存储器单元沿着阈值电压增加的方向处于第一至第T编程状态中的单个编程状态，其中T是大于2的自然数，且第一通过电压随着选中的存储器单元接近第T编程状态而降低。根据本专利技术的另一个实施例，一种非易失性存储器件的读取方法包括以下步骤：施加读取电压到选中的存储器单元的栅极；施加第一通过电压到与选中的存储器单元相邻的存储器单元的栅极；以及施加第二通过电压到其它的存储器单元的栅极，其中，选中的存储器单元沿着阈值电压增加的方向处于第一至第T编程状态之中的一种编程状态，其中，T是大于2的自然数，且第一通过电压随着执行擦除/编程操作的循环次数的增加而增大，以及第一通过电压的增量程度随着选中的存储器单元接近第T编程状态而降低。附图说明图1是说明根据本专利技术的一个实施例的非易失性存储器件的电路图。图2示出图1的一个存储串ST的截面。图3示出根据本专利技术的一个实施例的存储器单元的阈值电压分布的曲线图。图4是示出根据执行擦除/编程操作的循环次数，存储器单元的阈值电压分布的变化的曲线图。图5是描述根据本专利技术的一个实施例的非易失性存储器件的读取方法的流程图。图6A和图6B是例示性地描述第一通过电压的表。图7是描述根据本专利技术的另一个实施例的第一通过电压的表。图8是描述根据本专利技术的另一个实施例的第一通过电压的表。具体实施方式下面将参照附图更详细地描述本专利技术的示例性实施例。但是，本专利技术可以用不同的方式实施，而不应解释为限定为本文所提供的实施例。确切地说，提供这些实施例使得本公开清楚且完整，并向本领域技术人员充分地传达本专利技术的范围。在说明书中，相同的附图标记在本专利技术的不同附图与实施例中表示相似的部分。附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例进行了夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。图1是说明根据本专利技术的一个实施例的非易失性存储器件的电路图，以及图2示出图1的存储串ST的截面。参见图1和图2，非易失性存储器件的单元阵列包括多个存储串ST、多个位线BLo和BLe以及公共源极线CSL，所述多个位线BLo和BLe分别与存储串ST的一侧耦接，所述公共源极线CSL与存储串ST的另一侧共同耦接。尽管本专利技术的实施例示出包括两个存储串ST和两个位线BLo和BLe的器件，但是本专利技术的范围不限定于此，且可以不同地改变存储串的数目和分别与存储串耦接的位线的数目。此外，位线BLo和BLe可以包括交替布置的多个奇数位线BLo和多个偶数位线BLe。与奇数位线BLo耦接的存储器单元中的奇数页编程/读取操作可以独立于与偶数位线BLe耦接的存储器单元中的偶数页编程/读取操作。每个存储串ST包括串联耦接的源极选择晶体管SST、多个存储器单元MC以及漏极选择晶体管DST。每个存储器单元MC包括浮栅FG和控制栅CG的层叠结构。一个存储串ST中的每个控制栅CG分别与另一个存储串ST中的每个控制栅CG耦接，以形成字线WL。共享一个字线WL的存储器单元MC由字线WL控制。漏极选择晶体管DST控制相应的存储串ST与相应的位线BLo或BLe之间的耦接。存储串ST中的漏极选择晶体管DST的栅极彼此耦接，以形成一个漏极选择线DSL。源极选择晶体管SST控制相应的存储串ST与公共源极线CSL之间的耦接。存储串ST中的源极选择晶体管SST的栅极彼此耦接，以形成一个源极选择线SSL。为了容易地描述读取方法，假设偶数位线BLe是选中的位线，且将选中的字线表示为WLn，以及将与选中的字线WLn相邻的未选中的字线表示为WLn+1和WLn-1，以及将其它的未选中的字线表示为WLk。属于与选中的位线BLe耦接的存储串ST且与选中的字线WLn耦接的存储器单元MCn变成读取操作的目标。在上述非易失性存储器件中，每个存储器单元MC可以随着执行擦除/编程操作而处于擦除状态或编程状态。具体地，多电平单元（multi-levelcell）可以处于多个编程状态中的任何一种。这将在下文参照图3来描述。图3是示出根据本专利技术的一个实施例的存储器单元的阈值电压分布的曲线图。参见图3，每个存储器单元MC可以具有在擦除状态E和第一至第三编程状态P1、P2以及P3之中的任何状态。可以将具有擦除状态E的存储器单元MC设定为具有负的阈值电压分布并具有数据“11”。可以将具有第一编程状态P1的存储器单元MC设定成具有正的阈值电压分布并具有数据“01”。可以将具有第二编程状态P2的存储器单元MC设定成具有比第一编程状态P1的正的阈值电压分布大的另一正的阈值本文档来自技高网...

【技术保护点】
一种非易失性存储器件的读取方法，包括以下步骤：施加读取电压到选中的存储器单元的栅极；施加第一通过电压到与所述选中的存储器单元相邻的存储器单元的栅极；以及施加第二通过电压到其它的存储器单元的栅极，其中，所述选中的存储器单元沿阈值电压增加的方向而处于第一至第T编程状态中的单个编程状态，其中，T是大于2的自然数，且所述第一通过电压随着所述选中的存储器单元接近第T编程状态而减小。

【技术特征摘要】
2011.12.21 KR 10-2011-01396331.一种非易失性存储器件的读取方法，包括以下步骤：施加读取电压到选中的存储器单元的栅极；施加第一通过电压到与所述选中的存储器单元相邻的存储器单元的栅极；以及施加第二通过电压到其它的存储器单元的栅极，其中，所述选中的存储器单元沿阈值电压增加的方向而处于第一至第T编程状态中的单个编程状态，其中，T是大于2的自然数，且所述第一通过电压随着所述选中的存储器单元接近第T编程状态而减小。2.如权利要求1所述的读取方法，其中，所述第一通过电压等于或高于所述第二通过电压。3.如权利要求1所述的读取方法，其中：当所述选中的存储器单元处于第一至第T-1编程状态中的一种编程状态时，所述第一通过电压比所述第二通过电压高；以及当所述选中的存储器单元处于第T编程状态时，所述第一通过电压等于或低于所述第二通过电压。4.如权利要求1所述的读取方法，其中，所述第二通过电压是恒定的。5.如权利要求1所述的读取方法，其中，随着擦除/编程操作循环的次数增加，所述第一通过电压增大。6.如权利要求5所述的读取方法，其中，所述第一通过电压的增量程度随着所述选中的存储器单元接近第T编程状态而减小。7.如权利要求6所述的读取方法，其中，当所述选中的存储器单元处于一种编程状态时，所述第一通过电压的增量程度是恒定的。8.如权...

【专利技术属性】
技术研发人员：金道映，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR