半导体器件制造技术

本发明专利技术提供一种能够防止引线接合时的透明膜的耐湿性降低的半导体芯片。该半导体器件(100、200、300)包括：半导体部(10)；设置在半导体部(10)上的电极部(30)；设置在半导体部(10)上，具有第一贯通孔(41)的透明保护膜(40)；和设置在透明保护膜(40)上，具有第二贯通孔(51)的不透明保护膜(50)，第一贯通孔(41)设置成贯通透明保护膜(40)的上表面和下表面，第二贯通孔(51)设置成贯通不透明保护膜(50)的上表面和下表面，且第二贯通孔(51)开口边缘在俯视时位于第一贯通孔(41)开口边缘的内侧，电极部(30)设置成其至少一部分从第二贯通孔(51)露出。

semiconductor device

The present invention provides a semiconductor chip capable of preventing a wettability reduction of a transparent film when bonding a lead wire. The semiconductor device (100, 200, 300) includes: a semiconductor part (10); part (10) disposed on the semiconductor electrode on the (30); (10) is arranged in the semiconductor part, with the first through hole (41) of the transparent protective film (40) is arranged in the transparent protective film; and (40), with second through holes (51) opaque protective film (50), the first through hole (41) arranged through a transparent protective film (40) of the upper and lower surfaces, second through holes (51) arranged through the opaque protective film (50) of the upper and lower surfaces second, and a through hole (51) is located on the edge of the opening in the top first through hole (41) inside the opening edge of the electrode portion (30) arranged at least a part of it from the second through hole (51) exposed.

【技术实现步骤摘要】
半导体器件
本专利技术涉及半导体器件。
技术介绍
现有技术中，作为半导体器件，有专利文献1中记载的半导体器件。该半导体器件包括：在上表面具有杂质扩散层的半导体部；以与杂质扩散层接触的方式设置在半导体部上的电极部；覆盖电极部的SiN膜；和设置在SiN膜上的聚酰亚胺树脂膜。SiN膜具有高耐湿性，发挥防止来自封装的浸水和杂质污染等的功能。上述半导体芯片中，设置有接触孔，该接触孔包括：从SiN膜的上表面延伸至电极部的上表面的第一贯通孔；和与该第一贯通孔连接，从聚酰亚胺树脂膜的上表面延伸至SiN膜的上表面的第二贯通孔，在该接触孔形成有配线层。另外，接触孔形成为第一贯通孔的相对的侧面间的距离比第二贯通孔的相对的侧面间的距离小。现有技术文献专利文献专利文献1：日本特开平9-252050号公报专利技术要解决的问题在通过引线接合来安装上述半导体芯片的情况下，金属珠经由第一贯通孔与电极部连接。但是，由于SiN膜是透明的，所以第一贯通孔的开口图案的识别性差，连接金属珠的位置容易偏离。其结果是，SiN膜因金属珠碰撞产生的凹痕而损伤，SiN膜的耐湿性有可能降低。
技术实现思路
于是，本专利技术的目的在于提供一种能够防止引线接合时的透明膜的耐湿性降低的半导体芯片。用于解决问题的技术手段为了解决上述问题，本专利技术的半导体芯片的特征在于，包括：半导体部；设置在上述半导体部上的电极部；设置在上述半导体部上，具有第一贯通孔的透明保护膜；和设置在上述透明保护膜上，具有第二贯通孔的不透明保护膜，上述第一贯通孔以贯通上述透明保护膜的上表面和下表面的方式设置，上述第二贯通孔以贯通上述不透明保护膜的上表面和下表面，且上述第二贯通孔的开口边缘在俯视时位于上述第一贯通孔开口边缘的内侧的方式设置，上述电极部以至少一部分从上述第二贯通孔露出的方式设置。另外，一个实施方式的半导体芯片中，上述第一贯通孔的开口边缘与上述第二贯通孔的开口边缘之间的距离至少为2.5μm。另外，一个实施方式的半导体芯片中，上述透明保护膜为SiN膜。另外，一个实施方式的半导体芯片中，上述不透明保护膜为聚酰亚胺树脂膜。专利技术的效果根据本专利技术，从不透明保护膜的上表面向透明保护膜延伸的第二贯通孔的开口边缘，在俯视时位于比从透明保护膜的上表面向半导体部延伸的第一贯通孔的开口边缘靠内侧的位置，且电极部的一部分从第二贯通孔露出。即，在通过引线接合来安装半导体器件的情况下，金属珠经由开口图案的识别性比透明保护膜的第一贯通孔高的不透明保护膜的第二贯通孔与电极部连接。因此，连接金属珠的位置难以从目标的位置偏离，所以能够防止引线接合时因金属珠的位置偏离而损伤透明保护膜使耐湿性降低的情况。附图说明图1是表示本专利技术的第一实施方式的半导体器件的截面示意图。图2是图1的半导体器件的电极部部分的俯视示意图。图3是用于说明图1的半导体器件的引线接合结构的图。图4是接着图3用于说明图1的半导体器件的引线接合结构的图。图5是表示比较例的的半导体器件的截面示意图。图6是图5的半导体器件的电极部部分的俯视示意图。图7是用于说明图5的半导体器件的引线接合结构的图。图8是接着图7用于说明图5的半导体器件的引线接合结构的图。图9是表示本专利技术的第二实施方式的半导体器件的截面示意图。图10是图9的半导体器件的电极部部分的俯视示意图。图11是表示本专利技术的第三实施方式的半导体器件的截面示意图。图12是图11的半导体器件的电极部部分的俯视示意图。附图标记说明10半导体部，11杂质扩散层，20氧化膜，21电极形成部，30、130电极部，31主体部，32凸缘部，33接合区域，40、140透明保护膜(SiN膜)，41、141第一贯通孔，50、150不透明保护膜(聚酰亚胺树脂膜)，51第二贯通孔，70Au珠，100、200、300半导体芯片，34比较例的半导体芯片的接合区域，101比较例的半导体芯片。具体实施方式(第一实施方式)如图1所示，本专利技术的第一实施方式的半导体器件的一例的半导体芯片100包括：半导体部10；设置在该半导体部10上(图1的上侧)的氧化膜20、电极部30、透明保护膜40和不透明保护膜50。其中，以下的记载中，将图1的上下方向作为半导体芯片100的上下方向。半导体部10例如包括Si衬底和设置在Si衬底上的半导体层叠体，在其上表面具有杂质扩散层11。该杂质扩散层11例如通过使磷、砷、锑等n型杂质在半导体部10的上表面高浓度扩散而形成。氧化膜20例如为氧化硅膜，通过热氧化法或CVD法形成。该氧化膜20设置在半导体部10上，具有配置于杂质扩散层11的上侧的电极形成部21。该电极形成部21是从氧化膜20的上表面向半导体部10延伸的贯通孔，通过光蚀刻技术形成。电极部30例如为由Al-Si构成的金属电极，通过将由溅射或蒸镀形成在氧化膜20上和电极形成部21的内部的金属，利用光蚀刻技术进行图案化而形成。该电极部30在其上表面具有从后述的第二贯通孔51露出的接合区域33，由设置于电极形成部21的内部的主体部31和从主体部31的上端沿氧化膜20的上表面延伸的凸缘部32构成。主体部31的底面与半导体部10的杂质扩散层11接触。透明保护膜40例如由SiN构成，通过CVD法设置在半导体部10上。该透明保护膜40具有贯通其上表面和下表面的第一贯通孔41，以覆盖电极部30的凸缘部32的一部分的方式设置。其中，第一贯通孔41例如通过光蚀刻技术形成。不透明保护膜50例如由感光性或非感光性的聚酰亚胺树脂构成，通过涂敷法设置在透明保护膜40上。该不透明保护膜50具有贯通其上表面和下表面的第二贯通孔51。另外，如图2所示，不透明保护膜50覆盖透明保护膜40的第一贯通孔41的内周面以使得透明保护膜40不从第二贯通孔51露出。另外，第二贯通孔51设置成：在俯视时，第二贯通孔51的开口边缘位于比第一贯通孔41的开口边缘靠内侧的位置，且第一贯通孔41的开口边缘与第二贯通孔51的开口边缘之间的距离L至少为2.5μm。像这样，作为聚酰亚胺树脂膜的不透明保护膜50设置在作为SiN膜的透明保护膜40上，覆盖第一贯通孔41的内周面的整周，所以封装树脂不层叠在透明保护膜40上，能够提高与封装树脂的紧贴性。因此，能够防止封装树脂层叠在透明保护膜40上导致的透明保护膜40的裂缝的产生。其结果是，能够防止由封装引起的透明保护膜40的耐湿性降低。接着，参照图3～图8对上述半导体芯片100的接合结构进行说明。在此，作为比较例使用图5所示的半导体芯片101进行说明。该比较例的半导体芯片101除了没有设置不透明保护膜50这一点以外，具有与上述半导体芯片100相同的结构。如图3所示，在通过引线接合来安装上述半导体芯片100的情况下，在从第二贯通孔51露出的电极部30的接合区域33连接有设置于引线的前端的金属珠的一例的Au珠70。上述半导体芯片100中，电极部30的接合区域33从开口图案的识别性比透明保护膜40的第一贯通孔41高的不透明保护膜50的第二贯通孔51露出。因此，能够不与不透明保护膜50接触地容易将Au珠70连接到接合区域33。另外，如图4所示，即使连接Au珠70的位置偏离，透明保护膜40的第一贯通孔41的内周面的整周被不透明保护膜50以第一贯通孔41的开口边缘与第二贯通孔51的开口边缘之间的距离L本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：半导体部；设置在所述半导体部上的电极部；设置在所述半导体部上，具有第一贯通孔的透明保护膜；和设置在所述透明保护膜上，具有第二贯通孔的不透明保护膜，所述第一贯通孔以贯通所述透明保护膜的上表面和下表面的方式设置，所述第二贯通孔以贯通所述不透明保护膜的上表面和下表面，且所述第二贯通孔的开口边缘在俯视时位于所述第一贯通孔的开口边缘的内侧的方式设置，所述电极部以至少一部分从所述第二贯通孔露出的方式设置。

【技术特征摘要】
2015.12.16 JP 2015-2455481.一种半导体器件，其特征在于，包括：半导体部；设置在所述半导体部上的电极部；设置在所述半导体部上，具有第一贯通孔的透明保护膜；和设置在所述透明保护膜上，具有第二贯通孔的不透明保护膜，所述第一贯通孔以贯通所述透明保护膜的上表面和下表面的方式设置，所述第二贯通孔以贯通所述不透明保护膜的上表面和下表面，且所述第二贯...

【专利技术属性】
技术研发人员：泽井敬一，松本浩司，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：日本,JP