阵列基板、显示面板和显示装置制造方法及图纸

本发明专利技术的实施例提供了一种阵列基板、显示面板和显示装置。该阵列基板包括沿行方向延伸的多条栅线和沿列方向延伸的多条数据线，以及由栅线和数据线交叉限定的像素单元。每一列像素单元对应连接第一数据线和第二数据线，第一数据线与第二数据线分别沿行方向位于每一列像素单元的两侧。根据本发明专利技术实施例的阵列基板、显示面板和显示装置能够大大降低像素电极与数据线的耦合电容，从而起到改善串扰的效果。

【技术实现步骤摘要】
阵列基板、显示面板和显示装置
本专利技术的实施例涉及显示
，特别涉及阵列基板、显示面板和显示装置。
技术介绍
液晶显示面板通常包括阵列基板、彩膜基板以及夹设在阵列基板和彩膜基板之间的液晶层。由于控制液晶层进行显示的元器件主要形成在阵列基板上，所以阵列基板的性能对液晶显示面板的显示性能具有重要影响。薄膜晶体管(TFT)由于具有低功耗、适于大规模集成等优点而在阵列基板中得到广泛应用。
技术实现思路
本专利技术的实施例提供了一种阵列基板、显示面板和显示装置，其能够改善画面显示过程中的闪烁不良问题。根据本专利技术的第一方面，提供了一种阵列基板。所述阵列基板包括沿行方向延伸的多条栅线和沿列方向延伸的多条数据线，以及由所述栅线和所述数据线交叉限定的像素单元。每一列像素单元对应连接第一数据线和第二数据线，所述第一数据线与所述第二数据线分别沿行方向位于所述每一列像素单元的两侧。在本专利技术的一个实施例中，在每一列像素单元中的相邻的两个像素单元之间的区域，所述第一数据线和第二数据线中的至少一个具有向所述区域的内部凹陷的凹陷部。在本专利技术的一个实施例中，所述像素单元还包括位于所述第一和第二数据线之间的电极引线和薄膜晶体管，其中所述电极引线与所述第一和第二数据线电隔离。所述薄膜晶体管的栅极在所述阵列基板上的正投影位于所述像素单元的所述栅线在所述阵列基板上的正投影内，所述薄膜晶体管的有源层与所述像素单元的所述栅线在所述阵列基板的正投影方向上绝缘相隔且交叠。所述第一和第二数据线分别与所述有源层交叠的第一和第二交叠部分共同构成所述薄膜晶体管的源电极和漏电极中的一者，所述电极引线与所述有源层交叠的第三交叠部分构成所述薄膜晶体管的源电极和漏电极中的另一者，以及所述电极引线还与所述像素单元的像素电极电连接。在本专利技术的一个实施例中，在每一列像素单元中的相邻的两个像素单元之间的区域，所述阵列基板还包括将所述第一和第二数据线电连接的连接线，所述连接线沿行方向延伸并且在列方向上与所述电极引线相对且间隔开。在本专利技术的一个实施例中，所述连接线与所述第一和第二数据线同层设置且材料相同。在本专利技术的一个实施例中，所述电极引线的所述第三交叠部分在列方向上的尺寸等于所述有源层在列方向上的尺寸。在本专利技术的一个实施例中，所述连接线与所述有源层部分交叠，且所述电极引线的所述第三交叠部分在列方向上的尺寸小于所述有源层在列方向上的尺寸。在本专利技术的一个实施例中，所述电极引线的所述第三交叠部分在行方向上到所述第一数据线的所述第一交叠部分的距离等于所述第三交叠部分在行方向上到所述第二数据线的所述第二交叠部分的距离。根据本专利技术的第二方面，提供了一种显示面板，其包括如上所述的阵列基板。根据本专利技术的第三方面，提供了一种显示装置，其包括如上所述的显示面板。附图说明为了更清楚地说明本专利技术的实施例的技术方案，下面将对实施例的附图作简单地介绍。明显地，以下附图中的结构示意图不一定按比例绘制，而是以简化形式呈现各特征。而且，下面描述中的附图仅仅涉及本专利技术的一些实施例，而并非对本专利技术进行限制。图1是一种TFT阵列基板的俯视结构示意图；图2是图1所示的TFT阵列基板的局部放大示意图；图3是根据本专利技术的第一实施例的阵列基板的俯视结构示意图；图4是图3所示的阵列基板在显示区边缘的局部放大示意图；图5是图3所示的阵列基板在显示区中的局部放大示意图；图6是图4所示的阵列基板的截面示意图；图7是根据本专利技术的第二实施例的阵列基板的局部放大示意图；图8是根据本专利技术的第三实施例的阵列基板的局部放大示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例的附图，对本专利技术实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于所描述的本专利技术的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。除非另外定义，否则在此使用的所有术语(包括技术和科学术语)的含义与本专利技术主题所属领域的技术人员通常理解的含义相同。进一步将理解的是，在通常使用的词典中定义的那些术语应解释为与它们在说明书上下文和相关技术中的含义一致，并且将不以理想化的形式来解释，除非在此另外明确定义。如在此使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。另外，诸如“第一”和“第二”的术语仅用于将一个部件与另一个部件区分开。图1和图2分别示出一种TFT阵列基板的俯视结构示意图和局部放大示意图。如图所示，该TFT阵列基板包括沿行方向延伸的多条栅线1和沿列方向延伸的多条数据线2。这些栅线1和数据线2交叉限定出多个像素单元。在每个像素单元中设有像素电极5。对于图1中处于左上角的像素单元而言，其对应的TFT包括有源层3。数据线2与该有源层3的交叠部分构成TFT的源电极和漏电极中的一者(例如为源电极)。有源层3与电极引线6的交叠部分构成TFT的源电极和漏电极中的另一者(例如为漏电极)，其中电极引线6用于将TFT的相应端子(例如，漏电极)与像素电极5电连接。TFT的栅极在阵列基板上的正投影位于对应的栅线1在阵列基板上的正投影内。此外，该TFT阵列基板还包括公共电极层4，用于与像素电极5形成存储电容。然而，具有图1和图2所示结构的阵列基板在画面显示的过程中有时会出现闪烁不良的问题。因此，存在着改进阵列基板的性能的需要。针对上述问题，本申请的专利技术人发现，对于图1和图2所示的TFT阵列基板，在列翻转的显示模式下，由于两条相邻的数据线2的极性相反、并且像素电极5与相邻的数据线2之间存在耦合电容，所以像素电极5与相邻的数据线2之间的大电压差会导致它们之间的耦合电容相对较大，从而对串扰起到较大影响。此外，上述TFT的源电极或漏电极与栅极之间同样存在电容，当像素充电完毕从而TFT关闭后，该电容就会改变像素电容，从而改变显示亮度，从宏观上导致显示闪烁不良。图3是根据本专利技术的第一实施例的阵列基板的俯视结构示意图。如图所示，该阵列基板包括沿行方向延伸的多条栅线1和沿列方向延伸的多条数据线2，以及由栅线1和数据线2交叉限定的像素单元。每个像素单元中设置有像素电极5。每一列像素单元对应连接第一数据线2-1和第二数据线2-2，它们分别沿行方向位于该列像素单元的两侧。第一数据线2-1和第二数据线2-2用于向该列像素单元的像素电极提供用于画面显示的相同数据信号。这样，相邻的两列像素单元之间布置有两列数据线，它们分别向该两列像素单元中的对应像素电极提供数据信号。如图所示，在一列像素单元中的相邻的第一和第二像素单元之间的区域(例如，位于最左侧的一列像素单元中的上下相邻的两个像素单元之间的区域)，第一数据线2-1和第二数据线2-2分别具有向该区域的内部凹陷的凹陷部。应注意的是，本专利技术的实施例并不限于此。作为另一示例，第一数据线2-1和第二数据线2-2中的一个具有向该区域的内部凹陷的凹陷部，而另一个不具有凹陷部(即，在列方向上呈直线延伸)。作为另一示例，第一数据线2-1和第二数据线2-2均不具有凹陷部。图4是图3所示的阵列基板在显示区边缘的局部放大示意图，其示出了具有像素单元的显示区以及围绕显示区的不具有像素单元的非显本文档来自技高网...

【技术保护点】
一种阵列基板，包括沿行方向延伸的多条栅线和沿列方向延伸的多条数据线，以及由所述栅线和所述数据线交叉限定的像素单元，其特征在于，每一列像素单元对应连接第一数据线和第二数据线，所述第一数据线与所述第二数据线分别沿行方向位于所述每一列像素单元的两侧。

【技术特征摘要】
1.一种阵列基板，包括沿行方向延伸的多条栅线和沿列方向延伸的多条数据线，以及由所述栅线和所述数据线交叉限定的像素单元，其特征在于，每一列像素单元对应连接第一数据线和第二数据线，所述第一数据线与所述第二数据线分别沿行方向位于所述每一列像素单元的两侧。2.根据权利要求1所述的阵列基板，其特征在于，在每一列像素单元中的相邻的两个像素单元之间的区域，所述第一数据线和第二数据线中的至少一个具有向所述区域的内部凹陷的凹陷部。3.根据权利要求1所述的阵列基板，其特征在于，所述像素单元还包括位于所述第一和第二数据线之间的电极引线和薄膜晶体管，其中所述电极引线与所述第一和第二数据线电隔离，所述薄膜晶体管的栅极在所述阵列基板上的正投影位于所述像素单元的所述栅线在所述阵列基板上的正投影内，所述薄膜晶体管的有源层与所述像素单元的所述栅线在所述阵列基板的正投影方向上绝缘相隔且交叠，所述第一和第二数据线分别与所述有源层交叠的第一和第二交叠部分共同构成所述薄膜晶体管的源电极和漏电极中的一者，所述电极引线与所述有源层交叠的第三交叠部分构成所述薄膜晶体管的源电极和漏电极中的另一者，以及所述电极引线还与所述像...

【专利技术属性】
技术研发人员：董职福，薛伟，李红敏，廖力勍，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11