一种工作周期的修正电路制造技术

本发明专利技术为一种缩小延迟时间的修正电路，其主要结构包括有：一调谐电路、一延迟电路与一锁相回路；其中调谐电路，接收一输入频率，可依输入频率产生一周期性脉冲，可根据一参考电压调谐周期性脉冲，而输出一输出频率；一延迟电路，接收输出频率，以产生一互补对讯号；一锁相回路，接收互补对讯号，以测量互补对讯号的高位准与低位准周期时间，并产生参考电压而反馈至调谐电路；如此使用本发明专利技术的技术，工作周期的修正电路可追踪输入频率与输出频率间的延迟时间，而所输出的输出频率的抖动情形将得以减少。

Correcting circuit for working cycle

The invention relates to a correction circuit reduce the delay time, the main structure comprises a tuning circuit, a delay circuit and a phase-locked loop; wherein the tuning circuit receives an input frequency, input frequency can generate a periodic pulse, according to a reference voltage tunable periodic pulse, and the output frequency; a delay circuit receives the output frequency to produce a complementary pair of signals; a phase-locked loop circuit, receiving complementary to the signal, to measure the signal of complementary high quasiperiod time and low, and generates a reference voltage and the feedback to the tuning circuit; so the use of the technology of the invention, correction circuit work cycle tracking delay the time between the input frequency and the output frequency, the output frequency and the output jitter of the situation will be reduced.

【技术实现步骤摘要】
一种工作周期的修正电路
本专利技术涉及的是一种缩小延迟时间的修正电路，可追踪输入频率与输出频率间的延迟时间，而所输出的输出频率的抖动情形将得以减少。
技术介绍
现今半导体记忆系统，其输入频率的工作周期总是不能改变的。当内存系统读取数据或是写入数据时，输入频率的上升延与下降延其时域有可能发生抖动往前或是往后的情况，因此导致数据的不确定性。现有技术工作周期的修正电路的示意图，如图1所示。其主要结构是包括有一工作周期修正器11与一延迟锁定回路15。其中，工作周期修正器11接收一输入频率，且修正输入频率的工作周期，并产生一修正频率。而延迟锁定回路15连接至工作周期修正器11，以接收所述的修正频率，并产生一输出频率。延迟锁定回路15需要一第一锁定时间，致使所接收的修正频率的相位相同在输出频率的相位。而工作周期修正器11需要一第二锁定时间，致使所接收的输入频率的相位相同在修正频率的相位。由上述现有技术可知，虽然可改善工作周期的抖动情形。但，由图1可以观察出所述的工作周期的修正电路并无反馈的功效。因此，输入频率与输出频率间的延迟时间是无法追踪与重现的。此外，现有技术的修正电路为使输入频率的相位与输出频率的相位相等，其整个电路锁定时间为串联连接的工作周期修正器11与延迟锁定回路15其第一与第二锁定时间和。此锁定时间过长使得电路执行时间过久将造成电路的不稳定。抖动与相位噪声仍存在于所述的工作周期的修正电路所产生的修正频率与输出频率中。
技术实现思路
为此，如何针对上述现有技术的缺点，设计一种可追踪和反馈校准工作周期修正电路的工作周期，以改善现有技术无法追踪输入频率与输出频率间延迟时间的缺点，此即为本专利技术的专利技术重点。本专利技术的主要目的，在于提供一种缩小延迟时间的修正电路，可减少工作周期的抖动与锁定时间。本专利技术的另一目的，在于提供一种缩小延迟时间的修正电路，可追踪输入频率与输出频率间的延迟时间。本专利技术的次要目的，在于提供一种缩小延迟时间的修正电路，在工作周期的修正电路中产生一周期性低位准脉冲，并根据一参考电压调谐周期性低位准脉冲的低位准状态，以产生一工作周期为50％的输出频率。本专利技术的又一目的，在于提供一种缩小延迟时间的修正电路，在工作周期的修正电路中产生一周期性高位准脉冲，并根据一参考电压调谐周期性高位准脉冲的高位准状态，如此产生一工作周期为50％的输出频率。为此，为达成上述目的，本专利技术提供一种缩小延迟时间的修正电路，其主要结构包括有：一调谐电路，用以接收一输入频率与一参考电压，可依所述的输入频率产生一周期性低位准脉冲，并根据所述的参考电压调谐所述的周期性低位准脉冲，通过延长所述的周期性低位准脉冲的低位准状态而从所述的调谐电路的输出端产生一输出频率；一延迟电路，连接所述的调谐电路的输出端，以接收所述的输出频率，并产生一第一延迟频率与一第二延迟频率，所述的第一延迟频率与第二延迟频率为一互补对讯号；与一锁相回路，连接所述的延迟电路，用以接收所述的第一延迟频率与第二延迟频率，以测量所述的第一延迟频率与第二延迟频率的高位准与低位准时态，并产生所述的参考电压而反馈至所述的调谐电路。为达成上述另一目的，本专利技术提供一种缩小延迟时间的修正电路，其主要结构包括有：一调谐电路，用以接收一输入频率与一参考电压，可依所述的输入频率产生一周期性高位准脉冲，并根据所述的参考电压调谐所述的周期性高位准脉冲，通过延长所述的周期性高位准脉冲的高位准状态而从所述的调谐电路的输出端产生一输出频率；一延迟电路，连接所述的调谐电路的输出端，接收所述的输出频率，并产生一第一延迟频率与一第二延迟频率，所述的第一延迟频率与第二延迟频率为一互补对频率讯号；与一锁相回路，连接所述的延迟电路，用以接收所述的第一延迟频率与第二延迟频率，以测量所述的第一延迟频率与第二延迟频率的高位准与低位准时态，并产生所述的参考电压而反馈至所述的调谐电路。附图说明图1为现有技术工作周期的修正电路的示意图；图2为本专利技术的一较佳实施例的示意图；图3为本专利技术一较佳实施例的锁相回路的电路图；图4为本专利技术一较佳实施例的调谐电路的示意图；图5为本专利技术另一实施例的调谐电路的示意图；图6为本专利技术一较佳实施例的调谐器的电路图；图7为本专利技术一较佳实施例的延迟电路的电路图；图8为本专利技术一较佳实施例工作周期的修正电路的一时序图；图9为本专利技术另一实施例工作周期的修正电路的时序图。附图标记说明：11-工作周期修正器；15-延迟锁定回路；20-锁相回路；21-偏压电路；211-第一偏压讯号；213-第二偏压讯号；23-运算放大器；25-相位比较器；251-第一电容器；253-第二电容器；27-低通滤波器；271-第三电容器；273-电阻器；40-调谐电路；41-脉冲产生器；42-脉冲产生器；43-调谐器；431-反相器；45-第一反相器；60-延迟电路；61-开关器；71、72、73、74、75、76-反相器。具体实施方式以下结合附图，对本专利技术上述的和另外的技术特征和优点作更详细的说明。首先，请参阅图2，为本专利技术的一较佳实施例的示意图。其工作周期的修正电路的主要结构包括一锁相回路20、一调谐电路40与一延迟电路60。其中调谐电路40，用以接收与调谐一输入频率匕)，并因而产生一输出频率至延迟电路60。延迟电路60，连接至调谐电路40，用以接收一输出频率，并产生一第一延迟频率与一第二延迟频率，第一延迟频率与第二延迟频率为一对互补讯号，且传送至锁相回20。其中一延迟时间存在于第二延迟频率与输出频率中，并且第二延迟频率⑴认―与输出频率的波形是相同的。锁相回路20，连接至延迟电路60，用以接收第一延迟频率与第二延迟频率，以测量所述的第一延迟频率与所述的第二延迟频率的高位准与低位准时态，并产生所述的参考电压而反馈至调谐电路40。锁相回路20根据参考电压调谐输入频率，而产生一输出频率的工作周期是校准为50％。请参阅图3，为本专利技术一较佳实施例的锁相回路的电路图。所述的锁相回路20包括有一偏压电路21、一运算放大器23、一相位比较器25与一低通滤波器27。其中偏压电路21是包括有mp4、mp5、mp6、mp4与mp5的晶体管，以形成一电流镜电路。所述的偏压电路21产生第一偏压讯号211与第二偏压讯号213，以提供驱动讯号在相位比较器25。相位比较器25包括有第一电容器251、第二电容器253、mp1、mp2、mp3、mn1、mn2与mn3的晶体管。mp1晶体管与mn1晶体管为相位比较器25的电流源晶体管，且分别接收从延迟电路60所产生的第一偏压讯号211与第二偏压讯号213，以驱动相位比较器253与晶体管的栅极端相连接，以接收第一延迟频率；而mp2与mn2晶体管的栅极端相连接，以接收第二延迟频率。mp3与mn3晶体管的漏极端是与第一电容器251共连接；而mp2与mn2晶体管的漏极端是与第二电容器253共连接。第一电容器251与第二电容器253，用在测量第一延迟频率与第二延迟频率的高位准与低位准时态。此外，第一电容器251是连接至低通滤波器27，而第二电容253是连接至运算放大器23。低通滤波器27包括有一第三电容器271与一电阻器273。低通滤波器27的电阻器273连接至相位比较器25的第一电容251。第一电容器251与第二电容器253本文档来自技高网...

【技术保护点】
一种缩小延迟时间的修正电路，其特征在于：其包括有：一调谐电路，用以接收一输入频率与一参考电压，根据所述的输入频率产生一周期性低位准脉冲，并根据所述的参考电压调谐所述的周期性低位准脉冲，通过延长所述的周期性低位准脉冲的低位准状态而从所述的调谐电路的输出端产生一输出频率；一延迟电路，连接所述的调谐电路的输出端，以接收所述的输出频率，并产生一第一延迟频率与一第二延迟频率，所述的第一延迟频率与第二延迟频率为一对互补讯号；与一锁相回路，连接所述的延迟电路，用以接收所述的第一延迟频率与第二延迟频率，以测量所述的第一延迟频率与第二延迟频率的高位准与低位准时态，并产生所述的参考电压而反馈至所述的调谐电路；其中，所述的锁相回路包括有：一相位比较器，包括有复数个晶体管、一第一电容器与一第二电容器，以接收所述的第一延迟频率与第二延迟频率，用以测量所述的第一延迟频率与所述的第二延迟频率的高位准与低位准时态；一低通滤波器，包括有一电阻与一第三电容器，其中，所述的第三电容器提供所述的参考电压，并连接所述的第一电容器；一运算放大器，其正相输入端接收所述的参考电压，而其反相输入端连接至输出端以形成一电压随耦器且连接至所述的第二电容器，其中所述的第二电容器上提供与所述的参考电压相同的电压值；其中，所述的调谐电路包括有：一脉冲产生器，接收所述的输入频率，且根据所述的输入频率的上升延产生一低位准脉冲，用以形成一周期性低位准脉冲，其中所述的低位准脉冲的初始值为高位准；与至少一调谐器，接收所述的参考电压，且根据所述的参考电压延长所述的周期性低位准脉冲的低位准时态，其中所述的输出频率的低位准时态将相等于高位准时态。...

【技术特征摘要】
1.一种缩小延迟时间的修正电路，其特征在于：其包括有：一调谐电路，用以接收一输入频率与一参考电压，根据所述的输入频率产生一周期性低位准脉冲，并根据所述的参考电压调谐所述的周期性低位准脉冲，通过延长所述的周期性低位准脉冲的低位准状态而从所述的调谐电路的输出端产生一输出频率；一延迟电路，连接所述的调谐电路的输出端，以接收所述的输出频率，并产生一第一延迟频率与一第二延迟频率，所述的第一延迟频率与第二延迟频率为一对互补讯号；与一锁相回路，连接所述的延迟电路，用以接收所述的第一延迟频率与第二延迟频率，以测量所述的第一延迟频率与第二延迟频率的高位准与低位准时态，并产生所述的参考电压而反馈至所述的调谐电路；其中，所述的锁相回路包括有：一相位比较器，包括有复数个晶体管、一第一电容器与一第二电容器，以接收所述的第一延迟频率与第二延迟频率，用以测量所述的第一延迟频率与所述的第二延迟频率的高位准与低位准时态；一低通滤波器，包括有一电阻与一第三电容器，其中，所述的第三电容器提供所述的参考电压，并连接所述的第一电容器；一运算放大器，其正相输入端接收所述的参考电压，而其反相输入端连接至输出端以形成一电压随耦器且连接至所述的第二电容器，其中所述的第二电容器上提供与所述的参考电压相同的电压值；其中，所述的调谐电路包括有：一脉冲产生器，接收所述的输入频率，且根据所述的输入频率的上升延产生一低位准脉冲，用以形成一周期性低位准脉冲，其中所述的低位准脉冲的初始值为高位准；与至少一调谐器，接收所述的参考电压，且根据所述的参考电压延长所述的周期性低位准脉冲的低位准时态，其中所述的输出频率的低位准时态将相等于高位准时态。2.根据权利要求1所述的工作周期的修正电路，其特征在于：所述的锁相回路还包含有一偏压电路。3.根据权利要求2所述的工作周期的修正电路，其特征在于：所述的偏压电路包含有复数个晶体管以形成一电流镜电路，并提供至少一偏压讯号至所述的相位比较器。4.根据权利要求1所述的工作周期的修正电路，其特征在于：所述的调谐器还连接一第一反相器。5.根据权利要求1所述的工作周期的修正电路，其特征在于：所述的延迟电路接收所述的输出频率，利用复数个串联连接的反相器而产生所述的第二延迟频率；以较产生所述的第二...

【专利技术属性】
技术研发人员：李春，
申请(专利权)人：天津天喜国瑞科技发展有限公司，
类型：发明
国别省市：天津,12