软件滞回低通滤波器及其工作方法技术

一种软件滞回低通滤波器，包括整形电路及数字低通滤波器，所述整形电路的输出端与数字低通滤波器的输入端相连，所述数字低通滤波器包括测频计数器、比较判决模块及输出判决模块。所述测频计数器用于对输入的数字脉冲信号按CLK时钟进行计数，所述输出判决模块用于控制第一及第二比较门限值，所述比较判决模块用于将由测频计数器得到的计数结果N1与第一比较门限值N0+n及第二比较门限值N0‑n进行比较，并根据比较结果产生对应的输出。本发明专利技术还提供了一种软件滞回低通滤波器的工作方法。

Software hysteretic low-pass filter and method for operating the same

A software hysteretic low-pass filter, which comprises a shaping circuit and digital low-pass filter, and the output end of the digital low-pass filter shaping circuit is connected with the input end of the digital low-pass filter, including frequency counter, comparison decision module and output decision module. The frequency counter for the number of input pulse signal by counting the CLK clock, the output decision module is used to control the first and the two threshold value, the comparison judgment module is used to count the results obtained by measuring frequency counter N1 with the first and two comparison threshold value N0+n comparison threshold value N0 n comparison according to the comparison result, the output and produce corresponding. The invention also provides a software hysteresis low-pass filter working method.

【技术实现步骤摘要】
软件滞回低通滤波器及其工作方法
本专利技术属于一种滤波器，具体涉及一种软件滞回低通滤波器，还涉及一种软件滞回低通滤波器的工作方法。
技术介绍
低通滤波器在模拟电路中应用非常广泛，实现低通滤波器的方法有模拟电路方式和数字方式。传统的数字式低通滤波器在工作时一般都存在一个问题，当输入频率在f0附近时，由于计数频率CLK不可能无限大，所以其计数值会在比较门限值的上下波动，此时在输出端将会出现0、1之间的波动，造成频率判决失效，电路不能正常工作。
技术实现思路
针对现有技术中存在的频率判决失效技术问题，本专利技术提供一种新型的软件滞回低通滤波器及其工作方法。为了实现上述目的，本专利技术采用如下技术方案：一种软件滞回低通滤波器，包括整形电路及数字低通滤波器，所述整形电路的输出端与数字低通滤波器的输入端相连，所述数字低通滤波器包括测频计数器、比较判决模块及输出判决模块，所述测频计数器的第一端作为整个数字低通滤波器的输入端与整形电路的输出端相连，所述测频计数器的第二端与所述比较判决模块的第二端相连，所述比较判决模块的第二端与输出判决模块的第一端相连，所述输出判决模块的第二端与比较判决模块的第三端相连，所述比较判决模块的第三端还作为整个数字低通滤波器的输出端与外部元件相连；所述测频计数器用于对输入的数字脉冲信号按CLK时钟进行计数，所述输出判决模块用于控制第一及第二比较门限值，所述比较判决模块用于将由测频计数器得到的计数结果N1与第一比较门限值N0+n及第二比较门限值N0-n进行比较，并根据比较结果产生对应的输出。其中，所述第一及第二比较门限值由用户通过输出判决模块自定义设置。其中，当整个软件滞回低通滤波器上电工作时，设定所述比较判决模块的输出为数字信号1；当计数结果N1大于或等于第一比较门限值N0+n时，所述比较判决模块输出数字信号1，相反，当计数结果N1小于第一比较门限值N0+n时，所述比较判决模块还用于再次将计数结果N1与第二比较门限值N0-n进行比较后产生输出，其中，当计数结果N1不小于第二比较门限值N0-n时，所述比较判决模块输出数字信号1，当计数结果N1小于第二比较门限值N0-n时，所述比较判决模块则输出数字信号0。其中，当整个软件滞回低通滤波器上电工作时，设定所述比较判决模块的输出为数字信号0；当计数结果N1小于第二比较门限值N0-n时，所述比较判决模块输出数字信号0，相反，当计数结果N1不小于第二比较门限值N0-n时，所述比较判决模块还用于再次将计数结果N1与第一比较门限值N0+n进行比较后产生输出，其中，当计数结果N1小于第一比较门限值N0+n时，所述比较判决模块输出数字信号0，当计数结果N1不小于第一比较门限值N0+n时，所述比较判决模块则输出数字信号1。其中，所述第一比较门限值N0+n设置为1005，所述第二比较门限值N0-n设置为995。本专利技术还提供了一种软件滞回低通滤波器的工作方法，所述软件滞回低通滤波器包括整形电路及数字低通滤波器，所述整形电路的输出端与数字低通滤波器的输入端相连，所述工作方法包括：a：将整个软件滞回低通滤波器上电工作时，其数字低通滤波器的输出设定为数字信号1；b：对输入的数字脉冲信号按CLK时钟进行计数，计数结果记为N1；c：将得到的计数结果N1与第一比较门限值N0+n进行比较，若计数结果N1大于或等于第一比较门限值N0+n，则执行步骤d；若计数结果N1小于第一比较门限值N0+n，则执行步骤e；d：输出数字信号1；e：将得到的计数结果N1与第二比较门限值N0-n进行比较，若计数结果N1不小于第二比较门限值N0-n，则返回步骤d；若计数结果N1小于第二比较门限值N0-n，则执行步骤f；f：输出数字信号0。其中，所述第一及第二比较门限值由用户自定义设置。其中，所述第一比较门限值N0+n设置为1005，所述第二比较门限值N0-n设置为995。本专利技术还提供了另一种软件滞回低通滤波器的工作方法，所述软件滞回低通滤波器包括整形电路及数字低通滤波器，所述整形电路的输出端与数字低通滤波器的输入端相连，所述工作方法包括：a1：将整个软件滞回低通滤波器上电工作时，其数字低通滤波器的输出设定为数字信号0；b1：对输入的数字脉冲信号按CLK时钟进行计数，计数结果记为N1；c1：将得到的计数结果N1与第二比较门限值N0-n进行比较，若计数结果N1小于第二比较门限值N0-n，则执行步骤d1；若计数结果N1不小于第二比较门限值N0-n，则执行步骤e1；d1：输出数字信号0；e1：将得到的计数结果N1与第一比较门限值N0+n进行比较，若计数结果N1小于第一比较门限值N0+n，则返回步骤d1；若计数结果N1不小于第一比较门限值N0+n，则执行步骤f1；f1：输出数字信号1。其中，所述第一及第二比较门限值由用户自定义设置。本专利技术所述的一种软件滞回低通滤波器及其工作方法采用整形电路把输入的模拟信号变为数字脉冲信号，作为数字低通滤波器的输入信号，所述数字低通滤波器对输入的脉冲信号按CLK时钟进行计数，通过比较判决模块进行比较后产生输出，有效地解决了传统低通滤波器输入频率在f0附近时频率判决失效的问题，实现准确的数字低通滤波器特性。同时，本专利技术所述的软件滞回低通滤波器所采用的元器件与传统低通滤波器相同，无需额外的元器件，只需对软件设计进行改进即可实现，成本较低。附图说明图1是本专利技术一种软件滞回低通滤波器的较佳实施方式的方框图。图2是本专利技术一种软件滞回低通滤波器的较佳实施方式的工作流程图。图3是本专利技术一种软件滞回低通滤波器的较佳实施方式的另一工作流程图。图4是图1中软件滞回低通滤波器在实际测试中的测频计数值N1与输出OUT的关系图。图5为图1中软件滞回低通滤波器的频率特性图。图中，1、整形电路；2、数字低通滤波器；201、测频计数器；202、比较判决模块；203、输出判决模块具体实施方式为了使本专利技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本专利技术。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。请参考图1所示，其为本专利技术所述的一种软件滞回低通滤波器的较佳实施方式的方框图。所述软件滞回低通滤波器的较佳实施方式包括整形电路1及数字低通滤波器2，所述整形电路1的输出端与数字低通滤波器2的输入端相连。所述数字低通滤波器2包括测频计数器201、比较判决模块202、输出判决模块203。具体的，所述测频计数器201的第一端作为整个数字低通滤波器2的输入端与整形电路1的输出端相连，所述测频计数器201的第二端与所述比较判决模块202的第二端相连，所述比较判决模块202的第二端与输出判决模块203的第一端相连，所述输出判决模块203的第二端与比较判决模块202的第三端相连，所述比较判决模块202的第三端还作为整个数字低通滤波器2的输出端与外部元件相连。本实施方式中，所述整形电路1是常规的整形电路，其可以用施密特本文档来自技高网...

【技术保护点】
一种软件滞回低通滤波器，包括整形电路及数字低通滤波器，所述整形电路的输出端与数字低通滤波器的输入端相连，其特征在于：所述数字低通滤波器包括测频计数器、比较判决模块及输出判决模块，所述测频计数器的第一端作为整个数字低通滤波器的输入端与整形电路的输出端相连，所述测频计数器的第二端与所述比较判决模块的第二端相连，所述比较判决模块的第二端与输出判决模块的第一端相连，所述输出判决模块的第二端与比较判决模块的第三端相连，所述比较判决模块的第三端还作为整个数字低通滤波器的输出端与外部元件相连；所述测频计数器用于对输入的数字脉冲信号按CLK时钟进行计数，所述输出判决模块用于控制第一及第二比较门限值，所述比较判决模块用于将由测频计数器得到的计数结果N1与第一比较门限值N0+n及第二比较门限值N0‑n进行比较，并根据比较结果产生对应的输出。

【技术特征摘要】
1.一种软件滞回低通滤波器，包括整形电路及数字低通滤波器，所述整形电路的输出端与数字低通滤波器的输入端相连，其特征在于：所述数字低通滤波器包括测频计数器、比较判决模块及输出判决模块，所述测频计数器的第一端作为整个数字低通滤波器的输入端与整形电路的输出端相连，所述测频计数器的第二端与所述比较判决模块的第二端相连，所述比较判决模块的第二端与输出判决模块的第一端相连，所述输出判决模块的第二端与比较判决模块的第三端相连，所述比较判决模块的第三端还作为整个数字低通滤波器的输出端与外部元件相连；所述测频计数器用于对输入的数字脉冲信号按CLK时钟进行计数，所述输出判决模块用于控制第一及第二比较门限值，所述比较判决模块用于将由测频计数器得到的计数结果N1与第一比较门限值N0+n及第二比较门限值N0-n进行比较，并根据比较结果产生对应的输出。2.如权利要求1所述的软件滞回低通滤波器，其特征在于：所述第一及第二比较门限值由用户通过输出判决模块自定义设置。3.如权利要求1所述的软件滞回低通滤波器，其特征在于：当整个软件滞回低通滤波器上电工作时，设定所述比较判决模块的输出为数字信号1；当计数结果N1大于或等于第一比较门限值N0+n时，所述比较判决模块输出数字信号1，相反，当计数结果N1小于第一比较门限值N0+n时，所述比较判决模块还用于再次将计数结果N1与第二比较门限值N0-n进行比较后产生输出，其中，当计数结果N1不小于第二比较门限值N0-n时，所述比较判决模块输出数字信号1，当计数结果N1小于第二比较门限值N0-n时，所述比较判决模块则输出数字信号0。4.如权利要求1所述的软件滞回低通滤波器，其特征在于：当整个软件滞回低通滤波器上电工作时，设定所述比较判决模块的输出为数字信号0；当计数结果N1小于第二比较门限值N0-n时，所述比较判决模块输出数字信号0，相反，当计数结果N1不小于第二比较门限值N0-n时，所述比较判决模块还用于再次将计数结果N1与第一比较门限值N0+n进行比较后产生输出，其中，当计数结果N1小于第一比较门限值N0+n时，所述比较判决模块输出数字信号0，当计数结果N1不小于第一比较门限值N0+n时，所述比较判决模块则输出数字信号1。5.如权利要...

【专利技术属性】
技术研发人员：庞佑兵，张振，杨帆，马朝骥，刘虹，刘登学，唐可然，杨超，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50