薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板技术

一种薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板。该薄膜晶体管包括：衬底基板、设置于所述衬底基板上的栅电极、栅绝缘层、有源层、源电极和漏电极以及至少设置于所述有源层的所述沟道区表面上的由导电材料制备的线栅，所述有源层包括源极区、漏极区以及位于所述源极区和所述漏极区之间的沟道区，所述线栅包括多个彼此间隔的线栅段，并且在所述源极区至所述漏极区的方向上，所述沟道区的长度大于所述线栅段的长度。线栅段可以缩短沟道区的有效长度，可提高薄膜晶体管的开态电流。

Thin film transistor, method for producing the same, array substrate, method for producing the same, display panel

A thin film transistor, a preparation method thereof, an array substrate, a preparation method thereof, and a display panel. The thin film transistor includes: a substrate, the substrate is arranged on the substrate, a gate electrode, a gate insulating layer, an active layer, a source electrode and a drain electrode and at least arranged on the active layer of the channel region on the surface of a conductive material prepared by wire grid, the active layer includes a source region and in the drain region and the source region and the drain region between the channel region and the gate line segment includes a plurality of gate lines spaced, and drain regions in the source region to the direction, the channel region is larger than the length of the wire grid length. The gate section can shorten the effective length of the channel region, and can improve the open state current of the thin film transistor.

【技术实现步骤摘要】
薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
本公开涉及一种薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板。
技术介绍
当前消费者对显示产品分辨率的要求越来越高，具有高分辨率的产品逐渐成为市场的主流，而高分辨率意味着对设备中每一行像素的充电时间要缩短，对应的开关元件(例如薄膜晶体管)需要增大开态电流，以在更短的时间内对像素电极完成充放电。公开内容本公开至少一个实施例提供了一种薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板以解决上述技术问题。本公开至少一个实施例提供一种薄膜晶体管，包括：衬底基板；设置于所述衬底基板上的栅电极、栅绝缘层、有源层、源电极和漏电极，所述有源层包括源极区、漏极区以及位于所述源极区和所述漏极区之间的沟道区；至少设置于所述有源层的所述沟道区表面上的由导电材料制备的线栅，所述线栅包括多个彼此间隔的线栅段；其中，在所述源极区至所述漏极区的方向上，所述沟道区的长度大于所述线栅段的长度。例如，在本公开至少一个实施例提供的薄膜晶体管中，所述线栅可以设置于所述有源层的面向所述栅电极的一侧；或所述线栅可以设置于所述有源层的背离所述栅电极的一侧；或所述线栅可以同时设置于所述有源层的面向所述栅电极的一侧以及所述有源层的背离所述栅电极的一侧。例如，在本公开至少一个实施例提供的薄膜晶体管中，所述线栅可以分布于所述有源层的面向所述衬底基板的整个表面；和/或所述线栅可以分布于所述有源层的背离所述衬底基板的整个表面。例如，在本公开至少一个实施例提供的薄膜晶体管中，所述线栅段的长度方向可以与所述源极区至所述漏极区的方向相同。例如，在本公开至少一个实施例提供的薄膜晶体管中，所述薄膜晶体管可以包括顶栅型薄膜晶体管、底栅型薄膜晶体管和双栅型薄膜晶体管中的一种。例如，在本公开至少一个实施例提供的薄膜晶体管中，所述线栅的材料可以包括金属材料或透明导电材料。本公开至少一个实施例提供一种阵列基板，包括上述任一实施例中的薄膜晶体管。例如，在本公开至少一个实施例提供的阵列基板，其中，所述阵列基板可以包括多个子像素，每个子像素包括显示区和位于所述显示区外围的非显示区，所述薄膜晶体管位于所述非显示区中，并且所述线栅还至少设置在所述子像素的所述显示区中，以及所述线栅配置为使得从所述显示区透过的光具有第一偏振方向。例如，在本公开至少一个实施例提供的阵列基板，其中，所述线栅的厚度范围为50～200纳米，周期范围为100～200纳米，占空比的范围为0.3～0.7，同一延长线上的相邻所述线栅段之间的间隔距离为30～140纳米，所述线栅段的长宽比不小于10。本公开至少一个实施例提供一种显示面板，包括上述任一实施例中的阵列基板。本公开至少一个实施例提供一种薄膜晶体管的制备方法，包括：提供衬底基板；在所述衬底基板上形成栅电极、栅绝缘层、有源层及线栅、源电极和漏电极；其中，所述有源层包括源极区、漏极区以及位于所述源极区和所述漏极区之间的沟道区，所述线栅至少与所述沟道区部分重叠，并且所述线栅包括多个彼此间隔的线栅段，在所述源极区至所述漏极区的方向上，所述沟道区的长度大于所述线栅段的长度。例如，在本公开至少一个实施例提供的制备方法中，形成所述线栅的方法可以包括纳米压印。本公开至少一个实施例提供一种阵列基板的制备方法，所述阵列基板可以包括多个子像素，所述子像素每个包括显示区和位于所述显示区外围的非显示区，所述方法包括：提供衬底基板；在所述非显示区中形成薄膜晶体管的栅电极、栅绝缘层、有源层及源电极和漏电极；形成线栅；其中，所述有源层包括源极区、漏极区以及位于所述源极区和所述漏极区之间的沟道区，所述线栅至少与所述沟道区部分重叠，并且所述线栅包括多个彼此间隔的线栅段，在所述源极区至所述漏极区的方向上，所述沟道区的长度大于所述线栅段的长度，并且所述线栅还至少在所述子像素的显示区中，以及所述线栅配置为使得从所述显示区透过的光具有第一偏振方向。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本专利技术的一些实施例，而非对本专利技术的限制。图1a为本公开一个实施例提供的一种薄膜晶体管的截面图；图1b为图1a所示薄膜晶体管的有源层的局部放大示意图；图1c为图1a所示薄膜晶体管的俯视图；图2a为本公开一个实施例提供的另一种薄膜晶体管的截面图；图2b为本公开一个实施例提供的另一种薄膜晶体管的截面图图3为本公开一个实施例提供的一种阵列基板的截面图；图4a为本公开一个实施例提供的另一种阵列基板的俯视图；图4b为图4a所示阵列基板的A区域的截面图；图4c为图4a所示阵列基板的局部示意图；图4d为图4c所示阵列基板的B区域的截面图；图5a～图5f为本公开一个实施例提供的一种薄膜晶体管的制备方法的过程图；以及图6a～图6c为本公开一个实施例提供的一种阵列基板的制备方法的过程图。附图标记：1-栅线；2-数据线；100-衬底基板；110-缓冲层；200-栅电极；300-栅绝缘层；400-线栅；410-线栅段；411-第一栅线段；412-第二栅线段；413-第三栅线段；414-第四栅线段；500-有源层；510-源极区；520-漏极区；530-沟道区；600-绝缘层；610-第一过孔；620-第二过孔；700-源漏电极层；710-源电极；720-漏电极；800-钝化层；810-第三过孔；900-第二栅电极；1000-第一电极层。具体实施方式为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。业界在持续提高显示设备的分辨率，例如分辨率4K甚至8K显示设备，则需要缩短对设备中每一行像素的充电时间，即增加其开关元件例如薄膜晶体管的开态电流。最直接的增加例如薄膜晶体管的开关元件开态电流的方法，就是增大薄膜晶体管的有源层的沟道区的W/L(宽长比)。受当前工艺条件的限制，有源层的沟道区的长度难以进一步缩短，所以通常通过增加有源层的沟道区的宽度以实现更大的W/L。然而，此方法会使得薄膜晶体管在每个像素区域中的占用空间增加，导致像素区域开口率降低。本公开至少一个实施例提供一种薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板以解决上述技术问题。该薄膜晶体管包括：衬底基板、设置于所述本文档来自技高网...

【技术保护点】
一种薄膜晶体管，包括：衬底基板；设置于所述衬底基板上的栅电极、栅绝缘层、有源层、源电极和漏电极，所述有源层包括源极区、漏极区以及位于所述源极区和所述漏极区之间的沟道区；至少设置于所述有源层的所述沟道区表面上的由导电材料制备的线栅，所述线栅包括多个彼此间隔的线栅段；其中，在所述源极区至所述漏极区的方向上，所述沟道区的长度大于所述线栅段的长度。

【技术特征摘要】
1.一种薄膜晶体管，包括：衬底基板；设置于所述衬底基板上的栅电极、栅绝缘层、有源层、源电极和漏电极，所述有源层包括源极区、漏极区以及位于所述源极区和所述漏极区之间的沟道区；至少设置于所述有源层的所述沟道区表面上的由导电材料制备的线栅，所述线栅包括多个彼此间隔的线栅段；其中，在所述源极区至所述漏极区的方向上，所述沟道区的长度大于所述线栅段的长度。2.根据权利要求1所述的薄膜晶体管，其中，所述线栅设置于所述有源层的面向所述栅电极的一侧；或所述线栅设置于所述有源层的背离所述栅电极的一侧；或所述线栅同时设置于所述有源层的面向所述栅电极的一侧以及所述有源层的背离所述栅电极的一侧。3.根据权利要求2所述的薄膜晶体管，其中，所述线栅分布于所述有源层的面向所述衬底基板的整个表面；和/或所述线栅分布于所述有源层的背离所述衬底基板的整个表面。4.根据权利要求2所述的薄膜晶体管，其中，所述线栅段的长度方向与所述源极区至所述漏极区的方向相同。5.根据权利要求1-4任一所述的薄膜晶体管，其中，所述薄膜晶体管包括顶栅型薄膜晶体管、底栅型薄膜晶体管和双栅型薄膜晶体管中的一种。6.根据权利要求1所述的薄膜晶体管，其中，所述线栅的材料包括金属材料或透明导电材料。7.一种阵列基板，包括权利要求1-6中任一的薄膜晶体管。8.根据权利要求7所述的阵列基板，其中，所述阵列基板包括多个子像素，每个子像素包括显示区和位于所述显示区外围的非显示区，所述薄膜晶体管位于所述非显示区中，并且所述线栅还至少设置在所述子像素的所述显示区中，以及所述线...

【专利技术属性】
技术研发人员：吕振华，曲连杰，王延峰，冯鸿博，吕学文，刘建涛，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京,11