集成电路制造技术

一种集成电路，包括一第一导体及一第二导体，设置于上述集成电路的一层中，其中上述第一导体面朝一第一方向，上述第二导体面朝与上述第一方向垂直的一第二方向，且上述第二导体电性连接至上述第一导体；一第三导体，设置于上述集成电路的另一层中，面朝上述第二方向以及位在上述第二导体之上；一第一介层窗，连接上述第一及第三导体；以及一第二介层窗，连接上述第二及第三导体。

Integrated circuit

An integrated circuit comprises a first conductor and a second conductor arranged on the integrated circuit layer, wherein the first conductor facing a first direction and a second direction perpendicular to the first direction of the second and the second conductor conductor face, electrically connected to the first conductor; a third conductor. The integrated circuit is another layer, facing the second direction and position on the second conductor; a first dielectric layer window, connecting the first and three conductors; and a second dielectric layer window, connecting the second and the three conductor.

【技术实现步骤摘要】
集成电路
本专利技术涉及一种集成电路，尤其是指具有加强电迁移稳定度的主动原子库的集成电路。
技术介绍
半导体集成电路(IC)利用金属内连线(metallicinterconnect)以连接晶片上的各别元件。关于集成电路技术的持续尺寸缩减主要挑战是金属内连线的电子迁移(electromigration,EM)故障。电子迁移指的是电流感应金属自扩散的现象。简单地说，电子迁移是由于电流之间的动量交换(“电子风”力)造成导体里物质传输的发生。电子迁移促使的物质损耗将导致拉应力的发展，同时累积将导致区块边界上压应力的发展。回流流量起始于应力梯度并且逆响应电迁移通量。假如应力超越孔洞形核(voidnucleation)的临界值，这个线将失效。因为电路内连线承载高电流密度，所以评估集成电路金属化的稳定度非常重要。举例来说，薄膜集成电路内连线在105到106安培/平方公分的范围内承载相对高的电流密度，在电子流方向中导致大的原子通量。因此，为了在标的电流密度的标的产物生命周期，有需要设计或者制造可以抵抗电迁移冲击的集成电路。虚拟介层窗(dummyvia)(或者介层窗插塞)被加在导体上是一种方式。虚拟介层窗是非功能性的─它并未形成信号线的一部分。虚拟介层窗也是被动的─它不会被偏压至任何电压。虚拟介层窗的一端被连接至导体，另一端则浮接。对导体而言，虚拟介层窗成为一个被动式原子库(passiveatomicreservoir)。此种方式在电子迁移上通常有较小的影响，因为导体的顶面不是主导的(dominant)电子迁移扩散路径。研究显示出介层窗是原子通量(flux)发散的地方，使得它们成为主要的电子迁移稳定度的关注点。在另一种方式中，通过扩大不同地方的导体宽度，虚拟线(dummyline)被加在导体上。对导体而言，虚拟线成为一个被动式原子库。这种方式有它自己的缺陷。当导体的电流方向改变时，先前的被动式原子库可能变成会恶化(worsen)电子迁移生命周期的被动式原子槽(passiveatomicsink)。因此，这些地方需要改良。
技术实现思路
本公开提供一种集成电路，包括：一第一导体及一第二导体，设置于上述集成电路的一层中，其中上述第一导体面朝一第一方向，上述第二导体面朝与上述第一方向垂直的一第二方向，且上述第二导体电性连接至上述第一导体；一第三导体，设置于上述集成电路的另一层中，面朝上述第二方向以及位在上述第二导体之上；一第一介层窗，连接上述第一及第三导体；以及一第二介层窗，连接上述第二及第三导体。在本公开的一实施例，其中上述第二导体连接至上述集成电路的一浮动N型主动区。在本公开的一实施例，其中上述第三导体直接位于上述第二导体之上，且在上述第一方向及上述第二方向皆具有大于上述第二导体的尺寸。在本公开的一实施例，其中上述第二导体在上述第一方向具有大于上述第三导体的尺寸。在本公开的一实施例，还包括一第四导体，设置于上述集成电路的上述另一层中，上述第四导体位于上述第二导体之上且平行于上述第三导体，其中上述第二导体在上述第一方向上窄于上述第三导体、上述第四导体及位于上述第三导体与上述第四导体间的一间距的总尺寸。在本公开的一实施例，其中上述第二导体及上述第四导体连接至上述集成电路的一第一共用浮动N型主动区。在本公开的一实施例，其中上述第二介层窗的电阻值高于上述第一介层窗的电阻值。在本公开的一实施例，还包括：至少一介层窗，连接至邻近于上述第一介层窗的上述第一导体及上述第三导体。在本公开的一实施例，还包括：一第三介层窗，着落在上述第一导体上、邻近于上述第一介层窗，并将上述第一导体连接至上述集成电路的一标准单元。本公开提供一种集成电路，包括：一第一导体及一第二导体，设置上述集成电路的一层中，其中上述第一导体面朝一第一方向，上述第二导体面朝与上述第一方向垂直的一第二方向，以及上述第二导体实体连接至上述第一导体；一第三导体，设置上述集成电路的另一层中，面朝上述第二方向，且位在上述第二导体之上；一第一介层窗，连接上述第一导体及上述第三导体；一第二介层窗，连接上述第二导体及上述第三导体；以及一N型主动区，位于上述集成电路的一层的下方且电性连接至上述第二导体，其中上述第一导体及上述第三导体为上述集成电路的电源轨且用以被偏压至一第一电压。在本公开的一实施例，其中上述第三导体沿着上述第一方向及第二方向皆具有大于第二导体的尺寸。在本公开的一实施例，还包括：一或多个介层窗，连接邻近于上述第一介层窗的上述第一导体及上述第三导体。本公开提供一种集成电路，包括：一第一导体及一第二导体，设置于上述集成电路的一层中，其中上述第一导体面朝一第一方向，上述第二导体面朝与上述第一方向垂直的一第二方向，以及上述第二导体的一部分连接至上述第一导体；一第三导体，设置于上述集成电路的另一层中，面朝上述第二方向且位在上述第二导体之上；一第一介层窗，连接上述第一导体及上述第三导体；一第二介层窗，连接上述第二导体及上述第三导体；一N型主动区，位于上述集成电路的上述层的下方且电性连接至上述第二导体；以及一第四导体，设置于上述集成电路的上述层中，且面朝上述第一方向，其中：上述第二导体与上述第四导体分隔开；上述第一导体、上述第三导体以及上述第四导体为上述集成电路的电源轨；上述第一导体及上述第三导体用以偏压至一第一电压；以及上述第四导体用以偏压至与上述第一电压不同的一第二电压。附图说明从阅读以下的详细说明并搭配说明书附图，能对本公开有最佳的理解。必须强调的是，根据工业上的标准作业，各种特征并没有按比例画出，仅做说明用途。事实上，为了更清晰的讨论，各种特征的尺寸可能随意增加或减小。图1是集成电路的透视图。图2是图1集成电路内互连(interconnect)结构的部分透视图，上述互连结构是根据本公开的各个特征所建造。图3、4、5、6、7、8、9和10是根据本公开的一些实施例所实现的图1集成电路内互连结构的部分的顶视图。图11是展示出利用本公开的实施例以改善电子迁移稳定度的图。图12A及12B是描绘出利用本公开实施例的集成电路中的电网(powergrid)及标准单元的放置。图13A是为本公开的某些实施例中具有位在一电网上的主动原子库的一集成电路的一局部透视图。图13B是根据本公开的某些实施例描绘出图13A中具有电网、标准单元与主动原子库的一集成电路的俯视图，上述集成电路。图14及15是根据本公开的某些实施例描绘出图13A中的集成电路的电网及主动原子库。附图标记说明：100、200～集成电路；102、202～基板；104～线路层；105～互连结构；106～第一导体；107～第二导体；106a、106b、106c、106d、116a、116b、116c、116d～导体；108、108a、108b、108c、108d、114、114a、114b、114c、114d、114e、114f～金属插塞；109、117、216、217～电子路径；110～区域；111、111a、111b、111c、111d、111e、111f、211A、211B、211C、211D、211E、211J、211K、211L、211M、211N～主动原子库；112、112a、112b、112c、112d、112e、112f、210、本文档来自技高网...

【技术保护点】
一种集成电路，包括：一第一导体及一第二导体，设置于上述集成电路的一层中，其中上述第一导体面朝一第一方向，上述第二导体面朝与上述第一方向垂直的一第二方向，且上述第二导体电性连接至上述第一导体；一第三导体，设置于上述集成电路的另一层中，面朝上述第二方向以及位在上述第二导体之上；一第一介层窗，连接上述第一导体及第三导体；以及一第二介层窗，连接上述第二导体及第三导体。

【技术特征摘要】
2015.11.16 US 14/941,770;2016.04.14 US 15/098,8941.一种集成电路，包括：一第一导体及一第二导体，设置于上述集成电路的一层中，其中上述第一导体面朝一第一方向，上述第二导体面朝与上述第一方向垂直的一第二方向，且上述第二导体电性连接至上述第一导体；一第三导体，设置于上述集成电路的另一层中，面朝上述第二方向以及位在上述第二导体之上；一第一介层窗，连接上述第一导体及第三导体；以及一第二介层窗，连接上述第二导体及第三导体。2.如权利要求1所述的集成电路，其中上述第一及第三导体偏压至上述集成电路的一负电源电压。3.如权利要求2所述的集成电路，其中上述第一导体、上述第二导体及上述第三导体用以建立沿着上述第一导体远离上述第一介层窗的一第一电子路径以及沿着上述第二导体至上述第一介层窗的一第二电子路径，其中上述第一电子路径的电流密度大于上述第二电子路径的电流密度。4.如权利要求1所述的集成电路，其中上述第一导体及上述第三导体偏压至上述集成电路的一正电源电压。5.如权利要求4所述的集成电路，其中上述第一导体、上述第二导体以及上述第三导体用以建立沿着上述第一导体至上述第一介层窗的一第一电子路径以及沿着上述第二导体至上述第一介层窗的一第二电子路径，其中上述第一电子路径的电流密度大于上述第二电子路径的电流密度。6.如权利要求1所述的集成电路，还包括：一第四导体，设置于上述集成电路的上述层中，面朝上述第二方向，其中上述第四导体电性连接至相对于上述第二导体的上述第一导体；以及一第三介层窗，连接上述第三导体及上述第四导体。7.如权利要求1所述的集成电路，还包括：一第四导体，设置于上述集成电路的上述层中，平行于上述第二导体，且电性连接至上述第一导体；一第五导体，设置于上述集成电路的上...

【专利技术属性】
技术研发人员：郭大鹏，林明贤，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71