半导体元件制造技术

一种半导体元件，包括可挠式基板、阻隔层、绝热层、元件层、介电材料层以及应力吸收层。阻隔层配置于可挠式基板上。绝热层配置于阻隔层上，其中绝热层的导热系数小于20W/mK。元件层配置于绝热层上。介电材料层配置于元件层上，且介电材料层以及绝热层中包括至少一沟渠。应力吸收层配置于介电材料层上，且应力吸收层填入所述至少一沟渠中。

Semiconductor component

A semiconductor element includes a flexible substrate, barrier layer, an insulating layer, an element layer, a dielectric material layer, and a stress absorbing layer. The barrier layer is disposed on a flexible substrate. The heat insulation layer is arranged on the barrier layer, wherein the thermal conductivity of the insulating layer is less than 20W/mK. The element layer is disposed on the insulating layer. The dielectric material layer is disposed on the element layer and includes at least one trench in the dielectric material layer and the insulating layer. The stress absorbing layer is arranged on the dielectric material layer, and the stress absorbing layer is filled into the at least one ditch.

【技术实现步骤摘要】
半导体元件
本专利技术是有关于一种半导体元件，且特别是一种耐挠曲性较佳的半导体元件。
技术介绍
随着显示技术的进步，显示面板已朝向薄型化及可挠式发展，其中又以软性显示面板(可挠性显示器)逐渐成为显示面板往后发展的主要方向。利用可挠性基板取代传统硬质基板来制作软性显示面板，其可卷曲、方便携带、符合安全性及产品应用广。然而，为了因应未来产品需求及开发，需要制造出更小挠曲曲率半径的面板。就现有技术来说，目前市场上的面板结构仍然存在着耐挠曲性不佳的问题。一般而言，传统的可挠性面板的应力会集中在薄膜电晶体上。由于应力的分布问题，其耐挠曲性不佳而容易造成面板的膜层破裂，进而使薄膜电晶体及电容特性会飘移及劣化。为了解决应力的分布问题，一般是将重要元件放置于应力中性轴区域。然而，由于面板组成太过复杂，因此，应力中性轴位置有可能在设计与实作上有偏差而导致效果降低。据此，如何解决现有的应力分布、面板耐挠曲性不佳的问题为目前所欲研究的主题。
技术实现思路
本专利技术提供一种半导体元件，可解决传统面板应力分布不佳的问题，并且可增加半导体元件的耐挠曲性。本文所提出的半导体元件，包括可挠式基板、阻隔层、绝热层、元件层、介电材料层以及应力吸收层。阻隔层配置于可挠式基板上。绝热层配置于阻隔层上，其中绝热层的导热系数小于20W/mK。元件层配置于绝热层上。介电材料层配置于元件层上，其中，介电材料层以及绝热层中包括至少一沟渠。应力吸收层配置于介电材料层上，且应力吸收层填入所述至少一沟渠中。基于上述，由于本专利技术的半导体元件的介电材料层以及绝热层中包括至少一沟渠，且应力吸收层填入所述至少一沟渠中。因此，本专利技术的半导体元件可用以解决应力分布不佳的问题，并且可增加半导体元件的耐挠曲性。附图说明图1为本专利技术一实施例半导体元件的剖面示意图；图2A为本专利技术另一实施例半导体元件的剖面示意图；图2B为本专利技术另一实施例半导体元件的剖面示意图；图2C为本专利技术另一实施例半导体元件的剖面示意图；图3为本专利技术第一实施例半导体元件的上视示意图；图4A为图3延剖线A-A’的剖面示意图；图4B为图3延剖线B-B’的剖面示意图；图5为图3延剖线B-B’的另一实施例的剖面示意图；图6为本专利技术第二实施例半导体元件的上视示意图；图7为图6延剖线C-C’的剖面示意图；图8为图6延剖线C-C’的另一实施例的剖面示意图；图9为本专利技术第三实施例半导体元件的上视示意图；图10为图9延剖线D-D’的剖面示意图；图11为图9延剖线D-D’的另一实施例的剖面示意图；图12为本专利技术第四实施例半导体元件的上视示意图；图13为图12延剖线E-E’的剖面示意图；图14为图12延剖线E-E’的一实施例的剖面示意图；图15为本专利技术第五实施例半导体元件的上视示意图；图16A为图15延剖线F-F’的剖面示意图；图16B为图15延剖线G-G’的剖面示意图；图17A为图15延剖线F-F’的另一实施例的剖面示意图；图17B为图15延剖线G-G’的另一实施例的剖面示意图；图18为本专利技术第六实施例半导体元件的上视示意图；图19A为图18延剖线H-H’的剖面示意图；图19B为图18延剖线I-I’的剖面示意图；图20A为图18延剖线H-H’的另一实施例剖面示意图；图20B为图18延剖线I-I’的另一实施例剖面示意图；图21为本专利技术第七实施例半导体元件的上视示意图；图22A为图21延剖线J-J’的剖面示意图；图22B为图21延剖线K-K’的剖面示意图；图23A为图21延剖线J-J’的另一实施例的剖面示意图；图23B为图21延剖线K-K’的另一实施例的剖面示意图；图24为本专利技术一实验例的多晶硅层的应力分布比较图。其中附图标记为：100A、100B、200A、200B、300A、300B、400A、400B、500A、500B、600A、600B、700A、700B：半导体元件102：数据线103：电源线104：扫瞄线105：信号线106：主动元件108：像素电极110：可挠式基板120：阻隔层125：蚀刻终止层130：绝热层140：元件层142：多晶硅层142SR：源极区142C：通道区142DR：漏极区144：栅极绝缘层146：栅极150：介电材料层160：应力吸收层172：源极电极174：漏极电极180：发光二极管T：沟渠T1：第一沟渠T2：第二沟渠OP1：第一开口OP2：第二开口具体实施方式为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。图1为本专利技术一实施例半导体元件的剖面示意图。参考图1，本实施例的半导体元件包括可挠式基板110、阻隔层120、绝热层130、元件层140、介电材料层150以及应力吸收层160。可挠式基板110可包括聚亚酰胺(polyimide,PI)等有机材料，且其可耐受的温度小于500℃。阻隔层120配置于可挠式基板110上，且阻隔层120的水气穿透率小于10-5g/m2/day，而其厚度小于500nm。阻隔层120为无机材料且可用以阻水阻氧。阻隔层120包括多层交替堆叠的氧化材料层以及氮化材料层，其中，氮化材料层位于阻隔层120的最上方。绝热层130配置于阻隔层120上，其中，绝热层130为良好的阻热材料，且其导热系数小于20W/mK。绝热层130的材料例如包括硅的氧化物或氮化物、金属氧化物或其氮化物。另外，阻隔层120的氮化材料层与绝热层130接触。元件层140配置于绝热层130上。在本实施例中，元件层140包括多个主动元件(图式仅绘示一个为例说明)，其中各主动元件包括多晶硅层142、栅极绝缘层144以及栅极146。多晶硅层142包括源极区142SR、漏极区142DR以及位于源极区142SR以及漏极区142DR之间的通道区142C。栅极绝缘层144配置于多晶硅层142的上方，且栅极146配置于栅极绝缘层144的上方。介电材料层150配置于元件层140上，其中，介电材料层150、栅极绝缘层144以及绝热层130中包括至少一沟渠T。所述至少一沟渠T贯穿介电材料层150以及绝热层130并暴露出阻隔层120的上表面。应力吸收层160配置于介电材料层150上，且应力吸收层160填入至少一沟渠T中。应力吸收层160例如为有机材料。在本实施例的半导体元件还包括源极电极172以及漏极电极174。源极电极172透过第一开口OP1与源极区142SR连接，第一开口OP1贯穿应力吸收层160、介电材料层150以及栅极绝缘层144。漏极电极174透过第二开口OP2与漏极区142DR连接，第二开口OP2贯穿应力吸收层160、介电材料层150以及栅极绝缘层144。在本实施例中，由于介电材料层150、栅极绝缘层144以及多晶硅层142下方的绝热层130经过图案化而具有所述至少一沟渠T，因此，可将应力吸收层160填充至介电材料层150以及绝热层130的沟渠T中。据此，具有上述结构的半导体元件的产品在挠曲过程中，可使其尽可能于弹性形变区内，甚至于线性形变区内变动。所述弹性形变区的定义包含了非线性形变区与线性形变区(满足胡克定律)。基本上，操作在弹性形变区的物体，其因受力产生的形变皆可复原。换言之，上述结构可用以解决应力分布不佳的问题，并且可增加半导体元件的耐挠曲性而可保护半导体元件。图2A为本本文档来自技高网...

【技术保护点】
一种半导体元件，其特征在于，包括：可挠式基板；阻隔层，配置于该可挠式基板上；绝热层，配置于该阻隔层上，其中该绝热层的导热系数小于20W/mK；元件层，配置于该绝热层上；介电材料层，配置于该元件层上，其中该介电材料层以及该绝热层中包括至少一沟渠；以及应力吸收层，配置于该介电材料层上，且该应力吸收层填入该至少一沟渠中。

【技术特征摘要】
2015.12.10 TW 104141453;2016.05.17 TW 1051151241.一种半导体元件，其特征在于，包括：可挠式基板；阻隔层，配置于该可挠式基板上；绝热层，配置于该阻隔层上，其中该绝热层的导热系数小于20W/mK；元件层，配置于该绝热层上；介电材料层，配置于该元件层上，其中该介电材料层以及该绝热层中包括至少一沟渠；以及应力吸收层，配置于该介电材料层上，且该应力吸收层填入该至少一沟渠中。2.如权利要求1所述的半导体元件，其特征在于，该元件层包括多个主动元件，其中各该主动元件包括：多晶硅层，该多晶硅层包括源极区、漏极区以及位于源极区以及漏极区之间的通道区；栅极绝缘层，配置于该多晶硅层的上方；以及栅极，配置于该栅极绝缘层的上方。3.如权利要求2所述的半导体元件，其特征在于，还包括源极电极以及漏极电极，其中该源极电极透过贯穿该应力吸收层、该介电材料层以及该栅极绝缘层的第一开口与该源极区连接，且该漏极电极透过贯穿该应力吸收层、该介电材料层以及该栅极绝缘层的第二开口与该漏极区连接。4.如权利要求2所述的半导体元件，其特征在于，该至少一沟渠包括第一沟渠以及第二沟渠，该第一沟渠以及该第二沟渠位于该多晶硅层的两侧，该第一沟渠与该栅极不重叠设置，且该第二沟渠与该栅极重叠设置。5.如权利要求2所述的半导体元件，其特征在于，该至少一沟渠包括第一沟渠以及第二沟渠，该第一沟渠以及该第二沟渠位于该多晶硅层的两侧，且该第一沟渠以及该第二沟渠与该栅极重叠设置。6.如权利要求2所述的半导体元件，其特征在于，该至少一沟渠包括第一沟渠以及第二沟渠，该第一沟渠以及该第二沟渠位于该栅极的两侧，且该第一沟渠以及该第二沟渠与该多晶硅层重叠设置。7.如权利要求2所述的半导体元件，其特征在于，该至少一沟渠环绕该栅极，且该至少一沟渠与该多晶硅层重叠设置。8.如权利要求2所述的半导体元件，其特征在于，该至少一沟渠环绕该多晶硅层的该通道区...

【专利技术属性】
技术研发人员：王泰瑞，张祖强，鍾育华，陈韦翰，姚晓强，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：中国台湾,71