互连结构及其形成方法技术

一种互连结构及其形成方法。其中，互连结构的形成方法包括提供前端器件结构，前端器件结构具有第一介质层和位于第一介质层中的导电结构；在第一介质层和导电结构上形成第一硅掺杂氮化铝层；或者，先在导电结构上形成帽盖层，然后在第一介质层和帽盖层上形成第一硅掺杂氮化铝层；在第一硅掺杂氮化铝层上形成纯氮化铝层；在纯氮化铝层上形成第二硅掺杂氮化铝层；在第二硅掺杂氮化铝层上形成扩散阻挡层；在扩散阻挡层上形成第二介质层；刻蚀介质层和扩散阻挡层，直至形成贯穿介质层和扩散阻挡层的通孔，通孔底部暴露至少部分第二硅掺杂氮化铝层；在通孔中填充导电材料，直至形成导电插塞。所述形成方法提高所形成互连结构的可靠性能。

Interconnect structure and method of forming the same

Interconnection structure and forming method thereof. The method of forming an interconnect structure includes providing a front-end device structure, front-end device structure has a first dielectric layer and the conductive structure is located in the first dielectric layer; forming a first silicon doped aluminum nitride layer on the first dielectric layer and a conductive structure; or, the first structure is formed on the conductive cap layer, a first dielectric layer and then in the cap layer is formed on the first silicon doped aluminum nitride layer; the formation of pure aluminum nitride layer on the first silicon doped aluminum nitride layer; forming a second silicon doped aluminum nitride layer on pure aluminum nitride layer; diffusion barrier layer is formed on the second silicon doped aluminum nitride layer; forming a second dielectric layer on the diffusion barrier layer; etching the dielectric layer and diffusion barrier layer, until formed through the dielectric layer and the diffusion barrier layer through hole, the through hole bottom exposed at least a portion of the second silicon doped aluminum nitride layer; filling conductive material in the through holes Until a conductive plug is formed. The forming method improves the reliable performance of the formed interconnect structure.

【技术实现步骤摘要】
互连结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种互连结构及其形成方法。
技术介绍
随着集成电路制造技术的不断发展，集成电路的集成度越来越高。在半导体器件的后段工艺(back-end-of-line，BEOL)中，需要形成互连结构，相应的，集成电路中半导体器件的互连结构排布也更为密集，互连结构之间因寄生电容等原因而产生的RC延迟(RCdelay)对半导体器件的影响越来越大。为了解决上述问题，现有技术开始采用低k介电材料(low-k)或超低k介电材料(ultralow-k)形成互连结构的层间介质层，以降低金属插塞之间的寄生电容，进而减小RC延迟。随着工艺节点的减小，后段工艺的可靠性提高和RC延迟降低变得越来越困难。为增强界面的相互作用并提高通孔的填充能力，许多新的材料被引进相应的工艺。与此同时，现有技术采用电阻系数更小的铜来取代传统的铝作为互连结构中金属插塞的材料，以降低金属插塞自身的电阻。由于铜的熔点高，且抗电致迁移能力也比较强，相对于传统的铝材料金属插塞而言，能够承载更高的电流密度，进而有利于提高所形成芯片的封装密度。并且现有技术经常采用大马士革(Damascene)或者双大马士革(DualDamascene)工艺形成铜的金属插塞。然而，低k介电材料或者超低k介电材料很容易在互连结构形成工艺过程中受到损伤，造成互连结构的可靠性能下降。
技术实现思路
本专利技术解决的问题是提供一种互连结构及其形成方法，以提高互连结构的可靠性能。为解决上述问题，本专利技术提供一种互连结构的形成方法，包括：提供前端器件结构，所述前端器件结构具有第一介质层和位于所述第一介质层中的导电结构；在所述第一介质层和所述导电结构上形成第一硅掺杂氮化铝层；或者，先在所述导电结构上形成帽盖层，然后在所述第一介质层和所述帽盖层上形成第一硅掺杂氮化铝层；在所述第一硅掺杂氮化铝层上形成纯氮化铝层；在所述纯氮化铝层上形成第二硅掺杂氮化铝层；在所述第二硅掺杂氮化铝层上形成扩散阻挡层；在所述扩散阻挡层上形成第二介质层；刻蚀所述介质层和所述扩散阻挡层，直至形成贯穿所述介质层和所述扩散阻挡层的通孔，所述通孔底部暴露至少部分所述第二硅掺杂氮化铝层；在所述通孔中填充导电材料，直至形成导电插塞。可选的，所述第一硅掺杂氮化铝层的形成过程包括：采用原子层沉积法形成第一氮化铝层，所述原子层沉积法采用的材料包括铝的碳氢化合物和氨气；对所述第一氮化铝层进行硅掺杂，直至形成所述第一硅掺杂氮化铝层；采用原子层沉积法形成所述纯氮化铝层，所述原子层沉积法采用的材料包括铝的碳氢化合物和氨气；所述第二硅掺杂氮化铝层的形成过程包括：采用原子层沉积法形成第二氮化铝层，所述原子层沉积法采用的材料包括铝的碳氢化合物和氨气；对所述第二氮化铝层进行硅掺杂，直至形成所述第二硅掺杂氮化铝层。可选的，所述硅掺杂采用的反应气体为甲硅烷，所述甲硅烷的流量范围为50sccm～200sccm。可选的，所述第一硅掺杂氮化铝层、所述纯氮化铝层和所述第二硅掺杂氮化铝层的总厚度为所述第一硅掺杂氮化铝层的厚度为所述总厚度的四分之一至三分之一，所述第二硅掺杂氮化铝层的厚度为所述总厚度的四分之一至三分之一。可选的，所述扩散阻挡层的材料为碳氮化硅，所述帽盖层的材料为钴，所述第一介质层包括低k介质层和超低k介质层的至少其中之一，所述第二介质层包括低k介质层和超低k介质层的至少其中之一。可选的，所述通孔的形状为大马士革形孔或者双大马士革形孔。为解决上述问题，本专利技术还提供了一种互连结构，包括：前端器件结构，所述前端器件结构具有第一介质层和位于所述第一介质层中的导电结构；所述第一介质层和所述导电结构上具有第一硅掺杂氮化铝层；或者，所述导电结构上具有帽盖层，所述第一介质层和所述帽盖层上具有第一硅掺杂氮化铝层；所述第一硅掺杂氮化铝层上具有纯氮化铝层；所述纯氮化铝层上具有第二硅掺杂氮化铝层；所述第二硅掺杂氮化铝层上具有扩散阻挡层；所述扩散阻挡层上具有第二介质层；所述第二介质层和所述扩散阻挡层中，具有贯穿所述第二介质层和所述扩散阻挡层的导电插塞，所述导电插塞同时贯穿所述第二硅掺杂氮化铝层、所述纯氮化铝层和所述第一硅掺杂氮化铝层。可选的，所述第一硅掺杂氮化铝层、所述纯氮化铝层和所述第二硅掺杂氮化铝层的总厚度为所述第一硅掺杂氮化铝层的厚度为所述总厚度的四分之一至三分之一，所述第二硅掺杂氮化铝层的厚度为所述总厚度的四分之一至三分之一。可选的，所述扩散阻挡层的材料为碳氮化硅，所述帽盖层的材料为钴。可选的，所述第一介质层包括低k介质层和超低k介质层的至少其中之一，所述第二介质层包括低k介质层和超低k介质层的至少其中之一。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的技术方案中，所述形成方法在导电结构和第一介质层上依次形成第一硅掺杂氮化铝层、纯氮化铝层和第二硅掺杂氮化铝层。由于首先形成的是第一硅掺杂氮化铝层，因此能够防止所形成的氮化铝叠层(所述氮化铝叠层即第一硅掺杂氮化铝层、纯氮化铝层和第二硅掺杂氮化铝层的叠层)与导电结构和第一介质层之间出现界面剥落问题，同时，继续生成结构致密的纯氮化铝层，以进一步增强氮化铝叠层的刻蚀停止作用，最后，再形成第二硅掺杂氮化铝层，以保证所述氮化铝叠层与后续形成的扩散阻挡层之间具有良好的界面作用，最终，在保证所述氮化铝叠层与相应的介质层之间具有较高刻蚀选择作用的同时，防止所述氮化铝叠层与各层结构之间出现界面剥落问题，提高互连结构的可靠性能。附图说明图1至图4是本专利技术实施例所提供互连结构的形成方法各步骤对应结构示意图。具体实施方式正如
技术介绍
所述，低k介电材料或者超低k介电材料很容易在互连结构形成工艺过程中受到损伤。并且，现有方法中，通常将绝缘材料制作的扩散阻挡层同时作为刻蚀停止层。这是因为，现有绝缘材料制作的扩散阻挡层不仅具有绝缘性质，以及防止金属发生扩散的性质，而且在一定程度上，又与相应的介质层之间存在一定的刻蚀选择比，因此又能够同时直接作为刻蚀停止层。但是，随着工艺节点进一步发展，现有绝缘材料制作的扩散阻挡层的刻蚀停止作用减小。因此，仅采用扩散阻挡层同时作为刻蚀停止层时，容易导致通孔底部的低k材料或超低k材料受到破坏。特别的，当通孔位置发生误配准(viamis-alignment，通孔的位置发生偏差)的情况时，在刻蚀过程中，相应的刻蚀作用更容易造成通孔底部的低k材料或超低k材料受到破坏，因此导致通孔底部的低k材料或超低k材料更加需要保护。为此，本专利技术提供一种新的互连结构的形成方法，所述形成方法通过形成氮化铝叠层，所述氮化铝叠层包括第一硅掺杂氮化铝层、纯氮化铝层和第二硅掺杂氮化铝层，从而一方面在互连结构的形成过程中保护位于所述氮化铝叠层下方的结构，另一方面保证各层结构之间的界面接触作用良好，防止界面剥落问题的出现。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。本专利技术实施例提供一种互连结构的形成方法，请结合参考图1至图4。请参考图1，本实施例首先提供前端器件结构(未标注)，所述前端器件结构具有第一介质层101和位于第一介质层101中的导电结构。图1中未显示整个前端器件结构，只显示其中的部分第一介质层101中和导电结构10本文档来自技高网...

【技术保护点】
一种互连结构的形成方法，其特征在于，包括：提供前端器件结构，所述前端器件结构具有第一介质层和位于所述第一介质层中的导电结构；在所述第一介质层和所述导电结构上形成第一硅掺杂氮化铝层；或者，先在所述导电结构上形成帽盖层，然后在所述第一介质层和所述帽盖层上形成所述第一硅掺杂氮化铝层；在所述第一硅掺杂氮化铝层上形成纯氮化铝层；在所述纯氮化铝层上形成第二硅掺杂氮化铝层；在所述第二硅掺杂氮化铝层上形成扩散阻挡层；在所述扩散阻挡层上形成第二介质层；刻蚀所述介质层和所述扩散阻挡层，直至形成贯穿所述介质层和所述扩散阻挡层的通孔，所述通孔底部暴露至少部分所述第二硅掺杂氮化铝层；在所述通孔中填充导电材料，直至形成导电插塞。

【技术特征摘要】
1.一种互连结构的形成方法，其特征在于，包括：提供前端器件结构，所述前端器件结构具有第一介质层和位于所述第一介质层中的导电结构；在所述第一介质层和所述导电结构上形成第一硅掺杂氮化铝层；或者，先在所述导电结构上形成帽盖层，然后在所述第一介质层和所述帽盖层上形成所述第一硅掺杂氮化铝层；在所述第一硅掺杂氮化铝层上形成纯氮化铝层；在所述纯氮化铝层上形成第二硅掺杂氮化铝层；在所述第二硅掺杂氮化铝层上形成扩散阻挡层；在所述扩散阻挡层上形成第二介质层；刻蚀所述介质层和所述扩散阻挡层，直至形成贯穿所述介质层和所述扩散阻挡层的通孔，所述通孔底部暴露至少部分所述第二硅掺杂氮化铝层；在所述通孔中填充导电材料，直至形成导电插塞。2.如权利要求1所述的互连结构的形成方法，其特征在于，所述第一硅掺杂氮化铝层的形成过程包括：采用原子层沉积法形成第一氮化铝层，所述原子层沉积法采用的材料包括铝的碳氢化合物和氨气；对所述第一氮化铝层进行硅掺杂，直至形成所述第一硅掺杂氮化铝层；采用原子层沉积法形成所述纯氮化铝层，所述原子层沉积法采用的材料包括铝的碳氢化合物和氨气；所述第二硅掺杂氮化铝层的形成过程包括：采用原子层沉积法形成第二氮化铝层，所述原子层沉积法采用的材料包括铝的碳氢化合物和氨气；对所述第二氮化铝层进行硅掺杂，直至形成所述第二硅掺杂氮化铝层。3.如权利要求2所述的互连结构的形成方法，其特征在于，所述硅掺杂采用的反应气体为甲硅烷，所述甲硅烷的流量范围为50sccm～200sccm。4.如权利要求3所述的互连结构的形成方法，其特征在于，所述第一硅掺杂氮化铝层、所述纯氮化铝层和所述第二硅掺杂氮化铝层的总厚度为所述第一硅掺杂氮化铝层的厚度为所述总厚度的四分之一至三分之一，所述第二硅掺...

【专利技术属性】
技术研发人员：徐建华，邓浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31