一种半导体器件及其制备方法技术

本发明专利技术提供了一种半导体器件及其制备方法，所述制备方法将多个掺杂浓度依次递增的半导体层依次堆叠在衬底上作为半导体器件的漂移区，然后再在位于漂移区的沟槽中设置与多个半导体层相应的多个场板，且掺杂浓度越大的半导体层对应的场板与该半导体层直接的沟槽衬垫越薄，从而可以使得每一个半导体层均被对应的场板以及沟槽衬垫对应的部分所耗尽，从而可以在保证较大的击穿电压的情况下，还可以大幅度的降低所述半导体器件的导通电阻，使得所述半导体器件适应于高压应用场合。

【技术实现步骤摘要】
一种半导体器件及其制备方法
本专利技术涉及半导体器件及其制造方法，更具体地，涉及一种半导体器件及其制备方法。
技术介绍
图1为现有技术中的一种分离栅沟槽型MOSFET的结果示意图，其主要包括衬底01、位于衬底上的外延层02、位于外延层中的沟槽03、位于沟槽03中的沟槽衬垫04以及位于所述沟槽03中且与外延层03之间隔着沟槽衬垫04的场板05和栅极06，此外，图1所示的分离栅沟槽型MOSFET还包括为标记出的体区、源极区以及源电极等，其中，场板05与所述源电极耦合。这种分离栅沟槽型MOSFET，由于沟槽03底部的场板可以加强外延层02的耗尽，以优化器件的电场分布，从而可以在保证耐压的前提下，降低器件的导通电阻。然而，图1所示的分离栅沟槽型MOSFET只适合低压场合，对于BV高于100V的高压应用而言，沟槽03的深度增加，体区与外延层02出的电场尖峰个沟槽03底部的电场尖峰之间的耦合效果会减弱，从而不得不通过大幅度的降低外延层02的掺杂浓度来获得较大的BV(击穿电压)，但这又会引起导电电阻的显著增加。因此，图1所示的分离栅沟槽型MOSFET不适合高压场合的应用。
技术实现思路
有鉴于此，本专利技术提供一种半导体器件结构及其制备方法，以使得所述半导体器件在具有较高的击穿电压的同时，还可以具有较薄的漂移区厚度以及具有较低的导通电阻，从而使得所述半导体器件适应于高压场合的应用。一种半导体器件，包括:衬底，所述衬底包括半导体材料；多个具有第一导电类型的半导体层，多个所述半导体层依次堆叠在所述衬底上，且由下往上，多个所述半导体层的掺杂浓度依次递增；沟槽，所述沟槽由多个所述半导体层中的最顶层的半导体层表面延伸至多个所述半导体层中的最底层的半导体层中，且所述沟槽在位于每一个所述半导体层中的部分中均设置有场板；位于所述沟槽的底部和侧壁，且填充在多个所述场板之间的沟槽衬垫；其中，由所述沟槽的底部往上，多个所述场板与对应的所述半导体层之间的所述沟槽衬垫的厚度依次递减。优选地，所述的半导体器件还包括：栅极，所述栅极位于所述沟槽中，且位于多个所述场板之上；位于所述栅极和多个所述半导体层中的最顶层的半导体层之间所述沟槽衬垫为所述半导体器件的栅介质层和隔离介质层，所述栅介质层位于所述隔离介质层上；第二导电类型的体区，所述体区位于多个所述半导体层中的最顶层的半导体层中，且被所述沟槽分开；第一导电类型的源极区，所述源极区位于所述体区中，且被所述沟槽分开；源电极，所述源电极被耦合至所述源极区。优选地，所述源极还被耦合到多个所述场板中的每一个场板。优选地，所述的半导体器件还包括：第二导电类型的体接触区，所述体接触区位于所述体区中；所述源电极通过金属插塞耦合到所述体接触区。优选地，每一所述半导体层均被位于其中的所述场板和沟槽衬垫所耗尽。优选地，相邻的两个所述场板之间存在电场尖峰。优选地，多个所述场板均为多晶硅场板。优选地，多个所述半导体层均为外延层。一种半导体器件的制备方法，包括：在包括半导体材料的衬底上形成具有第一导电类型的第一外延层，以及在所述第一外延层上形成具有第一导电类型的第二外延层；且使得所述第一外延层的掺杂浓度小于所述第二外延层的掺杂浓度；形成由所述第二外延层表面延伸至所述第一外延层中的沟槽；在所述沟槽中形成沟槽衬垫，以及在所述沟槽位于第一外延层中的部分中设置第一场板，且在所述沟槽位于所述第二外延层中的部分中设置第二场板，其中，所述沟槽衬垫位于所述沟槽的侧壁和底部，以及填充在所述第一场板和第二场板之间，所述第一场板与所述第一外延层之间的所述沟槽衬垫的厚度大于所述第二场板与所述第二外延层之间的所述沟槽衬垫的厚度。优选地，在所述沟槽中形成沟槽衬垫，以及在所述沟槽位于第一外延层中的部分中设置第一场板，且在所述沟槽位于所述第二外延层中的部分中设置第二场板的步骤包括：在所述沟槽的侧壁和底部淀积形成具有第一厚度的第一氧化层；在具有所述第一氧化层的所述沟槽中淀积第一多晶硅层，并回刻所述第一多晶硅层和所述第一氧化层，剩余的所述第一多晶硅层即为所述第一场板，剩余的所述第一氧化层作为所述沟槽衬垫的第一部分；在所述第一场板、沟槽衬垫的第一部分以及沟槽的侧壁上淀积形成具有第二厚度的第二氧化层；在具有所述第二氧化层的所述沟槽中淀积第二多晶硅层，并回刻所述第二多晶硅层和所述第二氧化层，剩余的所述第二多晶硅层即为所述第二场板，剩余的所述第二氧化层作为所述沟槽衬垫的第二部分。优选地，所述的制备方法还包括：在所述沟槽衬垫的第二部分、第二场板以及沟槽侧壁淀积第三氧化层,并化学机械研磨和回刻形成隔离介质层；在所述隔离介质层以及沟槽的侧壁上形成第四氧化层；在具有所述第四氧化层的所述沟槽中淀积第三多晶硅层，并回刻所述第三多晶硅层，剩余的所述第三多晶硅层作为所述半导体器件的栅极，所述第四氧化层作为所述半导体器件的栅介质层。优选地，所述的制备方法还包括：在所述沟槽两侧的第二外延层中形成具有第二导电类型的体区；在所述沟槽两侧的所述体区中形成具有第一导电类型的源极区；形成耦合至所述源极区的源电极，且使所述源电极还被耦合至所述第一场板以及所述第二场板。优选地，在形成所述源极区和所述源电极之间，还包括形成位于所述体区中的体接触区，所述源电极通过金属插塞耦合至所述体接触区。由上可见，在本专利技术提供的半导体器件中，将多个掺杂浓度依次递增的半导体层依次堆叠在衬底上作为半导体器件的漂移区，然后再在位于漂移区的沟槽中设置与多个半导体层相应的多个场板，且掺杂浓度越大的半导体层对应的场板与该半导体层直接的沟槽衬垫越薄，从而可以使得每一个半导体层均被对应的场板以及沟槽衬垫对应的部分所耗尽，从而可以在保证较大的击穿电压的情况下，还可以大幅度的降低器件的导通电阻，使得本专利技术提供的半导体器件适应于高压应用场合。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1为现有技术中的一种分离栅沟槽型MOSFET的结果示意图；图2为依据本专利技术的实施例提供的一种半导体器件结构示意图；图3a-3i为依据本专利技术实施例的半导体器件的制备方法的各个工艺步骤中形成的结构图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本专利技术的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。图2为依据本专利技术的实施例提供的一种半导体器件结构示意图。本实施例的半导体器件包括衬底1、第一半导体层2、第二半导体层3、沟槽4、沟槽衬垫5、第一场板6以及第二场板7。其中，衬底1可以为硅等半导体材料，在本实施例中，衬底1为第一导电类型的硅衬底。第一半导体层2和第二半导体层3依次堆叠在衬底1上，且第一半导体层2的掺杂浓度小于第二半导体层3的掺杂浓度。沟槽4由第二半导体层3的表面延伸至第一半导体层2中，即沟槽4的一部分位于第一半导体层2中，还有一部分位于第二半导体层3中。第一场板6位于沟槽本文档来自技高网...

【技术保护点】
一种半导体器件，包括:衬底，所述衬底包括半导体材料；多个具有第一导电类型的半导体层，多个所述半导体层依次堆叠在所述衬底上，且由下往上，多个所述半导体层的掺杂浓度依次递增；沟槽，所述沟槽由多个所述半导体层中的最顶层的半导体层表面延伸至多个所述半导体层中的最底层的半导体层中，且所述沟槽在位于每一个所述半导体层中的部分中均设置有场板；位于所述沟槽的底部和侧壁，且填充在多个所述场板之间的沟槽衬垫；其中，由所述沟槽的底部往上，多个所述场板与对应的所述半导体层之间的所述沟槽衬垫的厚度依次递减。

【技术特征摘要】
1.一种半导体器件，包括:衬底，所述衬底包括半导体材料；多个具有第一导电类型的半导体层，多个所述半导体层依次堆叠在所述衬底上，且由下往上，多个所述半导体层的掺杂浓度依次递增；沟槽，所述沟槽由多个所述半导体层中的最顶层的半导体层表面延伸至多个所述半导体层中的最底层的半导体层中，且所述沟槽在位于每一个所述半导体层中的部分中均设置有场板；位于所述沟槽的底部和侧壁，且填充在多个所述场板之间的沟槽衬垫；其中，由所述沟槽的底部往上，多个所述场板与对应的所述半导体层之间的所述沟槽衬垫的厚度依次递减。2.根据权利要求1所述的半导体器件，其特征在于，还包括：栅极，所述栅极位于所述沟槽中，且位于多个所述场板之上；位于所述栅极和多个所述半导体层中的最顶层的半导体层之间所述沟槽衬垫为所述半导体器件的栅介质层和隔离介质层，所述栅介质层位于所述隔离介质层上；第二导电类型的体区，所述体区位于多个所述半导体层中的最顶层的半导体层中，且被所述沟槽分开；第一导电类型的源极区，所述源极区位于所述体区中，且被所述沟槽分开；源电极，所述源电极被耦合至所述源极区。3.根据权利要求2所述的半导体器件，其特征在于，所述源极还被耦合到多个所述场板中的每一个场板。4.根据权利要求3所述的半导体器件，其特征在于，还包括：第二导电类型的体接触区，所述体接触区位于所述体区中；所述源电极通过金属插塞耦合到所述体接触区。5.根据权利要求1所述的半导体器件，其特征在于，每一所述半导体层均被位于其中的所述场板和沟槽衬垫所耗尽。6.根据权利要求1所述的半导体器件，其特征在于，相邻的两个所述场板之间存在电场尖峰。7.根据权利要求1所述的半导体器件，其特征在于，多个所述场板均为多晶硅场板。8.根据权利要求1所述的半导体器件，其特征在于，多个所述半导体层均为外延层。9.一种半导体器件的制备方法，包括：在包括半导体材料的衬底上形成具有第一导电类型的第一外延层，以及在所述第一外延层上形成具有第一导电类型的第二外延层；且使得所述第一外延层的掺杂浓度小于所述第二外延层的掺杂浓度；形成由所述第二外延层表面延伸至所述第一外延层中的沟槽；在所述...

【专利技术属性】
技术研发人员：蔡金勇，廖忠平，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：浙江,33