分栅快闪存储器的制备方法技术

本发明专利技术提出了一种分栅快闪存储器的制备方法，在侧墙外形成一层侧墙牺牲层，由于侧墙牺牲层的厚度可控，其厚度可以为现有技术中侧墙的被刻蚀量，从而能够通过控制侧墙牺牲层的厚度来控制侧墙的被刻蚀量，进而控制暴露出的浮栅层，最终达到控制浮栅的尖端高度的目的，避免形成器件性能不稳定。

【技术实现步骤摘要】
分栅快闪存储器的制备方法
本专利技术涉及半导体制造领域，尤其涉及一种分栅快闪存储器的制备方法。
技术介绍
在分栅快闪存储器的结构中，分栅快闪存储器(FlashCell)尖端(Tip)的高度是一个影响整体器件性能的十分重要的因素。在现实的制造工艺中，目前对尖端的高度优化工艺采用的是回刻蚀工艺(PullBackClean)。具体的，请参考图1至图3，现有技术中，在衬底10上形成有氧化层11，在氧化层11上形成有浮栅层20，在所述浮栅层20上形成有栅极结构，所述栅极结构包括侧墙30(侧墙30的材质为氧化硅)、控制栅40和栅保护层50，其中，在形成浮栅时，需要先对所述侧墙30进行浮栅氮化硅回刻蚀工艺，以刻蚀部分侧墙30，如图2所示，此时会暴露出部分之前位于侧墙30下的浮栅层20，接着，再以所述侧墙30作为硬掩膜层，对所述浮栅层20进行刻蚀，形成浮栅，在形成浮栅的同时，其边缘会形成有尖端21，尖端21的高度由侧墙30被刻蚀后暴露出多少浮栅层20而决定。若侧墙30被刻蚀量较大，则会使尖端21高度较低，若被刻蚀量较小，则会使尖端21高度较高。其中，尖端21的高度太高会影响擦除(Erase)和编写(Program)的性能，需要将尖端21的高度维持在预定的高度才能够保住器件的性能。然而，回刻蚀采用的是酸刻蚀工艺，而酸存在有效期，例如存放时间较久的旧酸和刚刚制成的新酸之间的刻蚀率有很大差别，这就导致侧墙被刻蚀量存在不稳定的因素，进而导致尖端21的高度无法控制，也就无法确保形成的器件的性能。
技术实现思路
本专利技术的目的在于提供一种分栅快闪存储器的制备方法，能够确保浮栅尖端的高度，进而确保器件的性能。为了实现上述目的，本专利技术提出了一种分栅快闪存储器的制备方法，包括步骤：提供半导体衬底，所述半导体衬底上依次形成有浮栅层及浮栅掩膜层，所述浮栅掩膜层设有多个凹槽，所述凹槽暴露出所述浮栅层；在所述浮栅层和浮栅掩膜层表面形成一层侧墙牺牲层；在所述侧墙牺牲层表面形成一层侧墙层；依次刻蚀所述侧墙层和侧墙牺牲层，在所述凹槽内保留侧墙和侧墙牺牲层；刻蚀去除所述浮栅掩膜层以及位于侧墙侧壁的侧墙牺牲层，暴露出所述部分位于侧墙牺牲层底部的浮栅层；刻蚀所述浮栅层形成浮栅。进一步的，在所述的分栅快闪存储器的制备方法中，所述侧墙牺牲层材质为氮化硅。进一步的，在所述的分栅快闪存储器的制备方法中，所述浮栅掩膜层材质为氮化硅。进一步的，在所述的分栅快闪存储器的制备方法中，采用湿法刻蚀去除所述浮栅掩膜层以及位于侧墙侧壁的侧墙牺牲层。进一步的，在所述的分栅快闪存储器的制备方法中，所述侧墙的材质为氧化硅。进一步的，在所述的分栅快闪存储器的制备方法中，所述半导体衬底上形成有一层氧化层，所述浮栅层形成在所述氧化层表面。进一步的，在所述的分栅快闪存储器的制备方法中，所述凹槽内的侧墙之间形成有控制栅。进一步的，在所述的分栅快闪存储器的制备方法中，所述控制栅表面形成有控制栅保护层。进一步的，在所述的分栅快闪存储器的制备方法中，所述控制栅的材质为多晶硅。进一步的，在所述的分栅快闪存储器的制备方法中，所述浮栅层的材质为多晶硅。与现有技术相比，本专利技术的有益效果主要体现在：在侧墙外形成一层侧墙牺牲层，由于侧墙牺牲层的厚度可控，其厚度可以为现有技术中侧墙的被刻蚀量，从而能够通过控制侧墙牺牲层的厚度来控制侧墙的被刻蚀量，进而控制暴露出的浮栅层，最终达到控制浮栅的尖端高度的目的，避免形成器件性能不稳定。附图说明图1至图3为现有技术中分栅快闪存储器制备过程中的剖面示意图；图4为本专利技术一实施例中分栅快闪存储器的制备方法的流程图；图5至图8为本专利技术一实施例中分栅快闪存储器制备过程中的剖面示意图。具体实施方式下面将结合示意图对本专利技术的分栅快闪存储器的制备方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参考图4，在本实施例中，提出了一种分栅快闪存储器的制备方法，包括步骤：S100：提供半导体衬底，所述半导体衬底上依次形成有浮栅层及浮栅掩膜层，所述浮栅掩膜层设有多个凹槽，所述凹槽暴露出所述浮栅层；S200：在所述浮栅层和浮栅掩膜层表面形成一层侧墙牺牲层；S300：在所述侧墙牺牲层表面形成一层侧墙层；S400：依次刻蚀所述侧墙层和侧墙牺牲层，在所述凹槽内保留侧墙和侧墙牺牲层；S500：刻蚀去除所述浮栅掩膜层以及位于侧墙侧壁的侧墙牺牲层，暴露出所述部分位于侧墙牺牲层底部的浮栅层；S600：刻蚀所述浮栅层形成浮栅。具体的，请参考图5，在本实施例中，所述半导体衬底100上形成有一层氧化层110，所述浮栅层200形成在所述氧化层110的表面，所述浮栅层200的材质可以为多晶硅。此外，所述浮栅层200的表面形成有浮栅掩膜层300，所述浮栅掩膜层300设有多个凹槽，所述凹槽暴露出所述浮栅层200；具体的形成方式可以为先在所述浮栅层200表面形成一层浮栅掩膜层300，然后涂覆光阻，并对光阻进行曝光显影处理，然后以图案化的光阻作为掩膜进行浮栅掩膜层300的刻蚀，形成凹槽。其中，所述浮栅掩膜层300的材质为氮化硅。接着，在所述浮栅层200和浮栅掩膜层300表面形成一层侧墙牺牲层310，所述侧墙牺牲层310的材质为氮化硅，且其厚度可控。接着，在所述侧墙牺牲层310的表面形成一层侧墙层400，所述侧墙400的材质为氧化硅。请参考图6，图6为图5虚线框的局部图，依次刻蚀所述侧墙层400和侧墙牺牲层310，在所述凹槽内保留侧墙400和侧墙牺牲层310。请参考图7，刻蚀去除所述浮栅掩膜层300以及位于侧墙400侧壁的侧墙牺牲层310，暴露出所述部分位于侧墙牺牲层310底部的浮栅层200；在该步骤中个，刻蚀采用湿法刻蚀，由于浮栅掩膜层300和侧墙牺牲层310的材质均为氮化硅，因为两者可以在同一刻蚀工艺中进行去除，并且不用额外增加工艺步骤。此外，由于侧墙400的材质为氧化硅，在对浮栅掩膜层300和侧墙牺牲层310进行刻蚀时，不会对侧墙400进行刻蚀，因此，刻蚀去除的侧墙牺牲层310的厚度变可以作为现有技术中侧墙400的被刻蚀量。请参考图8，刻蚀所述浮栅层200形成浮栅，所述浮栅具有尖端210，且由于侧墙牺牲层310的厚度可控，因此，可以控制尖端210的高度，从而控制器件的性能。此外，所述凹槽内的侧墙400之间形成有控制栅500，所述控制栅500表面形成有控制栅保护层600。所述浮栅层200和控制栅500的材质均为本文档来自技高网...

【技术保护点】
一种分栅快闪存储器的制备方法，其特征在于，包括步骤：提供半导体衬底，所述半导体衬底上依次形成有浮栅层及浮栅掩膜层，所述浮栅掩膜层设有多个凹槽，所述凹槽暴露出所述浮栅层；在所述浮栅层和浮栅掩膜层表面形成一层侧墙牺牲层；在所述侧墙牺牲层表面形成一层侧墙层；依次刻蚀所述侧墙层和侧墙牺牲层，在所述凹槽内保留侧墙和侧墙牺牲层；刻蚀去除所述浮栅掩膜层以及位于侧墙侧壁的侧墙牺牲层，暴露出所述部分位于侧墙牺牲层底部的浮栅层；刻蚀所述浮栅层形成浮栅。

【技术特征摘要】
1.一种分栅快闪存储器的制备方法，其特征在于，包括步骤：提供半导体衬底，所述半导体衬底上依次形成有浮栅层及浮栅掩膜层，所述浮栅掩膜层设有多个凹槽，所述凹槽暴露出所述浮栅层；在所述浮栅层和浮栅掩膜层表面形成一层侧墙牺牲层；在所述侧墙牺牲层表面形成一层侧墙层；依次刻蚀所述侧墙层和侧墙牺牲层，在所述凹槽内保留侧墙和侧墙牺牲层；刻蚀去除所述浮栅掩膜层以及位于侧墙侧壁的侧墙牺牲层，暴露出所述部分位于侧墙牺牲层底部的浮栅层；刻蚀所述浮栅层形成浮栅。2.如权利要求1所述的分栅快闪存储器的制备方法，其特征在于，所述侧墙牺牲层材质为氮化硅。3.如权利要求1所述的分栅快闪存储器的制备方法，其特征在于，所述浮栅掩膜层材质为氮化硅。4.如权利要求1所述的分栅快闪存储器的...

【专利技术属性】
技术研发人员：高学，韩国庆，杜天伦，朱一鸣，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31