应用于可重构环形天线的GaAs固态等离子pin二极管制备方法技术

本发明专利技术涉及一种应用于可重构环形天线的GaAs固态等离子pin二极管制备方法，该方法包括：选取某一晶向的GeOI衬底，在GeOI衬底上淀积GaAs层并设置隔离区；刻蚀GeOI衬底形成P型沟槽和N型沟槽，P型沟槽和N型沟槽的深度小于衬底的顶层GaAs的厚度；在P型沟槽和N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区；填充P型沟槽和N型沟槽，并采用离子注入在衬底的顶层GaAs内形成第二P型有源区和第二N型有源区；在衬底上形成引线，以完成GaAs固态等离子pin二极管的制备。本发明专利技术实施例利用深槽隔离技术及离子注入工艺能够制备并提供适用于形成固态等离子天线的高性能GaAs固态等离子pin二极管。

【技术实现步骤摘要】
应用于可重构环形天线的GaAs固态等离子pin二极管制备方法
本专利技术涉及半导体器件制造
，特别涉及一种应用于可重构环形天线的GaAs固态等离子pin二极管制备方法。
技术介绍
天线的优劣对无线通信系统的性能有至关重要的影响。环形天线的特性使得其在便携式通信设备上有较为广泛的应用，而可重构天线，尤其是频率可重构天线，因其能工作在多个不同的频段下，应用范围得到了极大的扩展，受到研究人员的广泛关注。目前，常见的等离子可重构天线的pin二极管采用的材料均为体硅材料，此材料存在本征区载流子迁移率较低问题，影响pin二极管本征区载流子浓度，进而影响其固态等离子体浓度；并且该结构的P区与N区大多采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。因此，选择何种材料及工艺来制作一种等离子pin二极管以应用于频率可重构环形天线是很重要、很有意义的议题。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种可重构环形天线中的GaAs固态等离子pin二极管串的制备方法。具体的，本专利技术实施例提供一种可重构环形天线中的GaAs固态等离子pin二极管串的制备方法，其中，所述可重构环形天线包括：半导体基片(1)；介质板(2)；第一等离子pin二极管环(3)、第二等离子pin二极管环(4)、第一直流偏置线(5)及第二直流偏置线(6)，均设置于所述半导体基片(1)上；耦合式馈源(7)，设置于所述介质板(2)上；所述制备方法包括：(a)选取某一晶向的GeOI衬底，在所述GeOI衬底上淀积GaAs层并设置隔离区；(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述衬底的顶层GaAs的厚度；(c)在所述P型沟槽和所述N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区；(d)利用多晶硅填充所述P型沟槽和所述N型沟槽；(e)平整化处理所述衬底后，在所述衬底上形成多晶硅层；(f)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；(g)去除光刻胶；利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层；(h)在所述衬底上生成SiO2；利用退火工艺激活有源区中的杂质；钝化处理并光刻PAD形成所述等离子pin二极管，以完成所述GaAs固态等离子pin二极管的制备。在上述实施例的基础上，在GeOI衬底上淀积一层GaAs并设置隔离区，包括：(a1)在所述GeOI衬底表面利用MOCVD淀积GaAs层；(a2)在所述GaAs表面形成第一保护层；(a3)利用光刻工艺在所述第一保护层上形成第一隔离区图形；利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层Ge的厚度；(a4)填充所述隔离槽以形成所述等离子pin二极管的所述隔离区。在上述实施例的基础上，所述第一保护层包括第一SiO2层和第一SiN层；相应地，步骤(a2)包括：(a21)在所述GaAs表面生成SiO2材料以形成第一SiO2层；(a22)在所述第一SiO2层表面生成SiN材料以形成第一SiN层。在上述实施例的基础上，步骤(b)包括：(b1)在所述GeOI衬底表面形成第二保护层；(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。在上述实施例的基础上，所述第二保护层包括第二SiO2层和第二SiN层；相应地，步骤(b1)包括：在所述GeOI衬底表面生成SiO2材料以形成第二SiO2层；在所述第二SiO2层表面生成SiN材料以形成第二SiN层。在上述实施例的基础上，步骤(c)包括：(c1)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；(c2)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；(c3)对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域。在上述实施例的基础上，步骤(c3)包括：(c31)光刻所述P型沟槽和所述N型沟槽；采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；(c32)去除光刻胶。在上述实施例的基础上，所述第一等离子pin二极管环(3)包括第一等离子pin二极管串(8)，所述第二等离子pin二极管环(4)包括第二等离子pin二极管串(9)，且所述第一等离子pin二极管环(3)及所述第二等离子pin二极管环(4)的周长等于其所要接收信号的电磁波波长。在上述实施例的基础上，在所述第一等离子pin二极管串(8)及所述第二等离子pin二极管串(9)两端设置有第一直流偏置线(5)及第二直流偏置线(6)，所述第一直流偏置线(5)及所述第二直流偏置线(6)采用重掺杂多晶硅制作在所述半导体基片上(1)。在上述实施例的基础上，所述耦合式馈源(7)制作在所述介质板(2)上且其上表面为金属微带贴片(10)，下表面为金属接地板(11)，所述金属微带贴片(10)包括主枝节(12)、第一分枝节(13)及第二分枝节(14)。本专利技术提供的一种应用于可重构环形天线的GaAs固态等离子pin二极管制备方法具备如下优点：(1)pin二极管所使用的GaAs材料，由于其高迁移率和大载流子寿命的特性，能有效提高了pin二极管的固态等离子体浓度；(2)pin二极管采用在GeOI衬底上淀积GaAs，GaAs材料与Ge的晶格失配特别小，避免了直接在二氧化硅上生成GaAs造成的界面缺陷；(3)pin二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的实现很好的可控性；(4)pin二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。附图说明下面将结合附图，对本专利技术的具体实施方式进行详细的说明。图1为本专利技术实施例的一种可重构环形天线的结构示意图；图2为本专利技术实施例的一种GaAs固态等离子pin二极管串的制备方法流程图；图3为本专利技术实施例提供的一种可重构环形天线的半导体基片结构示意图；图4为本专利技术实施例提供的一种环形天线的介质板结构示意图；图5是本专利技术实施例提供的一种GaAs固态等离子pin二极管的结构示意图；图6是本专利技术实施例提供的一种GaAs固态等离子pin二极管串的结构示意图；图7a-图7s为本专利技术实施例的另一种GaAs固态等离子pin二极管的制备方法示意图本文档来自技高网...

【技术保护点】
一种应用于可重构环形天线的GaAs固态等离子pin二极管制备方法，其特征在于，所述可重构环形天线包括：半导体基片(1)；介质板(2)；第一等离子pin二极管环(3)、第二等离子pin二极管环(4)、第一直流偏置线(5)及第二直流偏置线(6)，均设置于所述半导体基片(1)上；耦合式馈源(7)，设置于所述介质板(2)上；所述制备方法包括：(a)选取某一晶向的GeOI衬底，在所述GeOI衬底上淀积GaAs层并设置隔离区；(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述衬底的顶层GaAs的厚度；(c)在所述P型沟槽和所述N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区；(d)利用多晶硅填充所述P型沟槽和所述N型沟槽；(e)平整化处理所述衬底后，在所述衬底上形成多晶硅层；(f)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；(g)去除光刻胶；利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层；(h)在所述衬底上生成SiO...

【技术特征摘要】
1.一种应用于可重构环形天线的GaAs固态等离子pin二极管制备方法，其特征在于，所述可重构环形天线包括：半导体基片(1)；介质板(2)；第一等离子pin二极管环(3)、第二等离子pin二极管环(4)、第一直流偏置线(5)及第二直流偏置线(6)，均设置于所述半导体基片(1)上；耦合式馈源(7)，设置于所述介质板(2)上；所述制备方法包括：(a)选取某一晶向的GeOI衬底，在所述GeOI衬底上淀积GaAs层并设置隔离区；(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述衬底的顶层GaAs的厚度；(c)在所述P型沟槽和所述N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区；(d)利用多晶硅填充所述P型沟槽和所述N型沟槽；(e)平整化处理所述衬底后，在所述衬底上形成多晶硅层；(f)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；(g)去除光刻胶；利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层；(h)在所述衬底上生成SiO2；利用退火工艺激活有源区中的杂质；钝化处理并光刻PAD形成所述等离子pin二极管，以完成所述GaAs固态等离子pin二极管的制备。2.如权利要求1所述的制备方法，其特征在于，在GeOI衬底上淀积一层GaAs并设置隔离区，包括：(a1)在所述GeOI衬底表面利用MOCVD淀积GaAs层；(a2)在所述GaAs表面形成第一保护层；(a3)利用光刻工艺在所述第一保护层上形成第一隔离区图形；利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层Ge的厚度；(a4)填充所述隔离槽以形成所述等离子pin二极管的所述隔离区。3.如权利要求2所述的制备方法，其特征在于，所述第一保护层包括第一SiO2层和第一SiN层；相应地，步骤(a2)包括：(a21)在所述GaAs表面生成SiO2材料以形成第一SiO2层；(a22)在所述第一SiO2层表面生成SiN材料以形成第一SiN层。4.如权利要求1所述的制备方法，其特征在于，步骤(b)包括：(b1)在所述GeOI衬底表面形成第二...

【专利技术属性】
技术研发人员：尹晓雪，张亮，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西,61