一种利用CNFET实现的三值4-81线地址译码器制造技术

本发明专利技术公开了一种利用CNFET实现的三值4‑81线地址译码器，包括十个三值2‑9线地址译码器，三值2‑9线地址译码器包括两个结构相同的三值1‑3线地址译码器、九个结构相同的三输入与非门和九个结构相同的反相器，三值1‑3线地址译码器包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管；优点是功耗较低，延时较小。

【技术实现步骤摘要】
一种利用CNFET实现的三值4-81线地址译码器
本专利技术涉及一种4-81线地址译码器，尤其是涉及一种利用CNFET实现的三值4-81线地址译码器。
技术介绍
静态随机存储器(StaticRandomAccessMemory,SRAM)读写速度快，常用作处理器和内存间的接口电路，作为处理器的高速缓存。随着超大规模集成电路(VeryLargeScaleIntegration,VLSI)的发展，处理器时钟频率增加，对SRAM读写速度提出了更高的要求。地址译码器作为SRAM的重要的组成部分，其地址译码器延时占SRAM读写延时的很大一部分，因此SRAM的读写速度和功耗与地址译码器的性能有很大的关系。高性能地址译码器的设计对提高SRAM的读写速度降低功耗起了很大的作用。传统地址译码器采用CMOS技术设计，随着特征尺寸缩小到纳米量级，互连线寄生效应带来的门延时、互连线串扰等问题越来越严重，地址译码器的工作速度遇到很大的挑战。而准一维结构的碳纳米管(CarbonNanotube,CNT)因具有弹道传输特性、化学性质稳定和栅压调制便捷等特点，具有代替CMOS工艺的可能。将CNTs作为导电沟道可制得碳纳米场效应晶体管(CarbonNanotubeFieldEffectTransistor,CNFET)。文献DENGJ,WONGHSP.ACompactSPICEModelforCarbon-NanotubeField-EffectTransistorsIncludingNonidealitiesandItsApplication-PartI:ModeloftheIntrinsicChannelRegion[J].IEEETransactionsonElectronDevices,2007,54(12):3186-3194.研究表明，碳纳米场效应晶体管的极间电容仅为MOSFET极间电容的4％，故利用CNFET设计的地址译码器具有更小的延时，可提高地址译码器的工作速度。二值逻辑系统中，n输入地址译码器，在SRAM中可控制2n个SRAM单元的读写操作。而在多值逻辑系统中，n输入地址译码器可控制更多的SRAM单元。如最小基的三值逻辑，其逻辑取值为“0”、“1”和“2”；三值n输入地址译码器在SRAM中，可控制3n个SRAM的读写操作，从而提高了地址译码器的译码效率。在控制相同个数的SRAM单元时，采用三值地址译码器可减少封装的管脚数目。鉴此，设计一种功耗较低，延时较小的利用CNFET实现的三值4-81线地址译码器具有重要意义。
技术实现思路
本专利技术所要解决的技术问题是提供一种功耗较低，延时较小的利用CNFET实现的三值4-81线地址译码器。本专利技术解决上述技术问题所采用的技术方案为：一种利用CNFET实现的三值4-81线地址译码器，包括十个三值2-9线地址译码器，所述的三值2-9线地址译码器具有使能端、第一输入端、第二输入端、第一输出端、第二输出端、第三输出端、第四输出端、第五输出端、第六输出端、第七输出端、第八输出端和第九输出端；十个所述的三值2-9线地址译码器分别为第一三值2-9线地址译码器、第二三值2-9线地址译码器、第三三值2-9线地址译码器、第四三值2-9线地址译码器、第五三值2-9线地址译码器、第六三值2-9线地址译码器、第七三值2-9线地址译码器、第八三值2-9线地址译码器、第九三值2-9线地址译码器和第十三值2-9线地址译码器；所述的第一三值2-9线地址译码器的第一输出端和所述的第二三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第二输出端和所述的第三三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第三输出端和所述的第四三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第四输出端和所述的第五三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第五输出端和所述的第六三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第六输出端和所述的第七三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第七输出端和所述的第八三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第八输出端和所述的第九三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第九输出端和所述的第十三值2-9线地址译码器的使能端连接，所述的第二三值2-9线地址译码器的第一输入端、所述的第三三值2-9线地址译码器的第一输入端、所述的第四三值2-9线地址译码器的第一输入端、所述的第五三值2-9线地址译码器的第一输入端、所述的第六三值2-9线地址译码器的第一输入端、所述的第七三值2-9线地址译码器的第一输入端、所述的第八三值2-9线地址译码器的第一输入端、所述的第九三值2-9线地址译码器的第一输入端和所述的第十三值2-9线地址译码器的第一输入端连接且其连接端为所述的三值4-81线地址译码器的第一输入端，所述的第二三值2-9线地址译码器的第二输入端、所述的第三三值2-9线地址译码器的第二输入端、所述的第四三值2-9线地址译码器的第二输入端、所述的第五三值2-9线地址译码器的第二输入端、所述的第六三值2-9线地址译码器的第二输入端、所述的第七三值2-9线地址译码器的第二输入端、所述的第八三值2-9线地址译码器的第二输入端、所述的第九三值2-9线地址译码器的第二输入端和所述的第十三值2-9线地址译码器的第二输入端连接且其连接端为所述的三值4-81线地址译码器的第二输入端，所述的第一三值2-9线地址译码器的第一输入端为所述的三值4-81线地址译码器的第三输入端，所述的第一三值2-9线地址译码器的第二输入端为所述的三值4-81线地址译码器的第四输入端，所述的第一三值2-9线地址译码器的使能端为所述的三值4-81线地址译码器的使能端；所述的三值2-9线地址译码器包括两个结构相同的三值1-3线地址译码器、九个结构相同的三输入与非门和九个结构相同的反相器；所述的三值1-3线地址译码器具有输入端、第一输出端、第二输出端和第三输出端，所述的三输入与非门具有第一输入端、第二输入端、第三输入端和输出端；所述的三值1-3线地址译码器包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管；所述的第三CNFET管、所述的第四CNFET管、所述的第七CNFET管、所述的第八CNFET管和所述的第十CNFET管均为P型CNFET管，所述的第一CNFET管、所述的第二CNFET管、所述的第五CNFET管、所述的第六CNFET管、所述的第九CNFET管和所述的第十一CNFET管均为N型CNFET管；所述的第一CNFET管的栅极、所述的第四CNFET管的源极、所述的第七CNFET管的源极、所述的第八CNFET管的源极和所述的第十CNFET管的源极均接入第一电源，所述的第一CNFET管的漏极接入第二电源，所述的第二电源是所述的第一电源的一半；所述的第八CNFET管的栅极、所述的第九CNFET管的栅极、所本文档来自技高网...

【技术保护点】
一种利用CNFET实现的三值4‑81线地址译码器，其特征在于包括十个三值2‑9线地址译码器，所述的三值2‑9线地址译码器具有使能端、第一输入端、第二输入端、第一输出端、第二输出端、第三输出端、第四输出端、第五输出端、第六输出端、第七输出端、第八输出端和第九输出端；十个所述的三值2‑9线地址译码器分别为第一三值2‑9线地址译码器、第二三值2‑9线地址译码器、第三三值2‑9线地址译码器、第四三值2‑9线地址译码器、第五三值2‑9线地址译码器、第六三值2‑9线地址译码器、第七三值2‑9线地址译码器、第八三值2‑9线地址译码器、第九三值2‑9线地址译码器和第十三值2‑9线地址译码器；所述的第一三值2‑9线地址译码器的第一输出端和所述的第二三值2‑9线地址译码器的使能端连接，所述的第一三值2‑9线地址译码器的第二输出端和所述的第三三值2‑9线地址译码器的使能端连接，所述的第一三值2‑9线地址译码器的第三输出端和所述的第四三值2‑9线地址译码器的使能端连接，所述的第一三值2‑9线地址译码器的第四输出端和所述的第五三值2‑9线地址译码器的使能端连接，所述的第一三值2‑9线地址译码器的第五输出端和所述的第六三值2‑9线地址译码器的使能端连接，所述的第一三值2‑9线地址译码器的第六输出端和所述的第七三值2‑9线地址译码器的使能端连接，所述的第一三值2‑9线地址译码器的第七输出端和所述的第八三值2‑9线地址译码器的使能端连接，所述的第一三值2‑9线地址译码器的第八输出端和所述的第九三值2‑9线地址译码器的使能端连接，所述的第一三值2‑9线地址译码器的第九输出端和所述的第十三值2‑9线地址译码器的使能端连接，所述的第二三值2‑9线地址译码器的第一输入端、所述的第三三值2‑9线地址译码器的第一输入端、所述的第四三值2‑9线地址译码器的第一输入端、所述的第五三值2‑9线地址译码器的第一输入端、所述的第六三值2‑9线地址译码器的第一输入端、所述的第七三值2‑9线地址译码器的第一输入端、所述的第八三值2‑9线地址译码器的第一输入端、所述的第九三值2‑9线地址译码器的第一输入端和所述的第十三值2‑9线地址译码器的第一输入端连接且其连接端为所述的三值4‑81线地址译码器的第一输入端，所述的第二三值2‑9线地址译码器的第二输入端、所述的第三三值2‑9线地址译码器的第二输入端、所述的第四三值2‑9线地址译码器的第二输入端、所述的第五三值2‑9线地址译码器的第二输入端、所述的第六三值2‑9线地址译码器的第二输入端、所述的第七三值2‑9线地址译码器的第二输入端、所述的第八三值2‑9线地址译码器的第二输入端、所述的第九三值2‑9线地址译码器的第二输入端和所述的第十三值2‑9线地址译码器的第二输入端连接且其连接端为所述的三值4‑81线地址译码器的第二输入端，所述的第一三值2‑9线地址译码器的第一输入端为所述的三值4‑81线地址译码器的第三输入端，所述的第一三值2‑9线地址译码器的第二输入端为所述的三值4‑81线地址译码器的第四输入端，所述的第一三值2‑9线地址译码器的使能端为所述的三值4‑81线地址译码器的使能端；所述的三值2‑9线地址译码器包括两个结构相同的三值1‑3线地址译码器、九个结构相同的三输入与非门和九个结构相同的反相器；所述的三值1‑3线地址译码器具有输入端、第一输出端、第二输出端和第三输出端，所述的三输入与非门具有第一输入端、第二输入端、第三输入端和输出端；所述的三值1‑3线地址译码器包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管；所述的第三CNFET管、所述的第四CNFET管、所述的第七CNFET管、所述的第八CNFET管和所述的第十CNFET管均为P型CNFET管，所述的第一CNFET管、所述的第二CNFET管、所述的第五CNFET管、所述的第六CNFET管、所述的第九CNFET管和所述的第十一CNFET管均为N型CNFET管；所述的第一CNFET管的栅极、所述的第四CNFET管的源极、所述的第七CNFET管的源极、所述的第八CNFET管的源极和所述的第十CNFET管的源极均接入第一电源，所述的第一CNFET管的漏极接入第二电源，所述的第二电源是所述的第一电源的一半；所述的第八CNFET管的栅极、所述的第九CNFET管的栅极、所述的第十CNFET管的栅极和所述的第十一CNFET管的栅极连接且其连接端为所述的三值1‑3线地址译码器的输入端；所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第八CNFET管的漏极和所述的第九CNFET管的漏极连接且其连接端为所述的三值1‑3线地址译码器的第...

【技术特征摘要】
1.一种利用CNFET实现的三值4-81线地址译码器，其特征在于包括十个三值2-9线地址译码器，所述的三值2-9线地址译码器具有使能端、第一输入端、第二输入端、第一输出端、第二输出端、第三输出端、第四输出端、第五输出端、第六输出端、第七输出端、第八输出端和第九输出端；十个所述的三值2-9线地址译码器分别为第一三值2-9线地址译码器、第二三值2-9线地址译码器、第三三值2-9线地址译码器、第四三值2-9线地址译码器、第五三值2-9线地址译码器、第六三值2-9线地址译码器、第七三值2-9线地址译码器、第八三值2-9线地址译码器、第九三值2-9线地址译码器和第十三值2-9线地址译码器；所述的第一三值2-9线地址译码器的第一输出端和所述的第二三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第二输出端和所述的第三三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第三输出端和所述的第四三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第四输出端和所述的第五三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第五输出端和所述的第六三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第六输出端和所述的第七三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第七输出端和所述的第八三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第八输出端和所述的第九三值2-9线地址译码器的使能端连接，所述的第一三值2-9线地址译码器的第九输出端和所述的第十三值2-9线地址译码器的使能端连接，所述的第二三值2-9线地址译码器的第一输入端、所述的第三三值2-9线地址译码器的第一输入端、所述的第四三值2-9线地址译码器的第一输入端、所述的第五三值2-9线地址译码器的第一输入端、所述的第六三值2-9线地址译码器的第一输入端、所述的第七三值2-9线地址译码器的第一输入端、所述的第八三值2-9线地址译码器的第一输入端、所述的第九三值2-9线地址译码器的第一输入端和所述的第十三值2-9线地址译码器的第一输入端连接且其连接端为所述的三值4-81线地址译码器的第一输入端，所述的第二三值2-9线地址译码器的第二输入端、所述的第三三值2-9线地址译码器的第二输入端、所述的第四三值2-9线地址译码器的第二输入端、所述的第五三值2-9线地址译码器的第二输入端、所述的第六三值2-9线地址译码器的第二输入端、所述的第七三值2-9线地址译码器的第二输入端、所述的第八三值2-9线地址译码器的第二输入端、所述的第九三值2-9线地址译码器的第二输入端和所述的第十三值2-9线地址译码器的第二输入端连接且其连接端为所述的三值4-81线地址译码器的第二输入端，所述的第一三值2-9线地址译码器的第一输入端为所述的三值4-81线地址译码器的第三输入端，所述的第一三值2-9线地址译码器的第二输入端为所述的三值4-81线地址译码器的第四输入端，所述的第一三值2-9线地址译码器的使能端为所述的三值4-81线地址译码器的使能端；所述的三值2-9线地址译码器包括两个结构相同的三值1-3线地址译码器、九个结构相同的三输入与非门和九个结构相同的反相器；所述的三值1-3线地址译码器具有输入端、第一输出端、第二输出端和第三输出端，所述的三输入与非门具有第一输入端、第二输入端、第三输入端和输出端；所述的三值1-3线地址译码器包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管；所述的第三CNFET管、所述的第四CNFET管、所述的第七CNFET管、所述的第八CNFET管和所述的第十CNFET管均为P型CNFET管，所述的第一CNFET管、所述的第二CNFET管、所述的第五CNFET管、所述的第六CNFET管、所述的第九CNFET管和所述的第十一CNFET管均为N型CNFET管；所述的第一CNFET管的栅极、所述的第四CNFET管的源极、所述的第七CNFET管的源极、所述的第八CNFET管的源极和所述的第十CNFET管的源极均接入第一电源，所述的第一CNFET管的漏极接入第二电源，所述的第二电源是所述的第一电源的一半；所述的第八CNFET管的栅极、所述的第九CNFET管的栅极、所述的第十CNFET管的栅极和所述的第十一CNFET管的栅极连接且其连接端为所述的三值1-3线地址译码器的输入端；所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第八CNFET管的漏极和所述的第九CNFET管的漏极连接且其连接端为所述的三值1-3线地址译码器的第一输出端；所述的第二CNFET管的源极、所述的第五CNFET管的源极、所述的第六CNFET管的源极、所述的第九CNFET管的源极和所述的第十一CNFET管的源极均接地；所述的第六CNFET管的栅极、所述的第七CNFET管的栅极、所述的第十CNFET管的漏极和所述的第十一CNFET管的漏极连接，所述的第四CNFET管的栅极、所述的第五CNFET管的栅极、所述的第六CNFET管的漏极和所述的第七CNFET管的漏极连接且其连接端为所述的三值1-3线地址译码器的第三输出端；所述的第一CNFET管的源极、所述的第二CNFET管的漏极、所述的第三CNFET管的漏极和所述的第五CNFET管的漏极连接且其连接端为所述的三值1-3线地址译码器的第二输出端；所述的第三CNFET管的源极和所述的第四CNFET管的漏极连接；两个所述的三值1-3线地址译码器分别为第一三值1-3线地址译码器和第二三值1-3线地址译码器，九个所述的三输入与非门分别为第一三输入与非门、第二三输入与非门、第三三输入与非门、第四三输入与非门、第五三输入与非门、第六三输入与非门、第七三输入与非门、第八三输入与非门和第九三输入与非门，九个所述的反相器分别为第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器和第九反相器；所述的第一三值1-3线地址译码器的输入端为所述的三值2-9线地址译码器的第一输入端，所述的第二三值1-3线地址译码器的输入端为所述的三值2-9线地址译码器的第二输入端，所述的第一三值1-3线地址译码器的第一输出端分别与所述的第一三输入与非门的第二输入端、所述的第二三输入与非门的第二输入端和所述的第三三输入与非门的第二输入端连接；所述的第一三值1-3线地址译码器的第二输出端分别与所述的第四三输入与非门的第二输入端、所述的第五三输入与非门的第二输入端和所述的第六三输入与非门的第二输入端连接；所述的第一三值1-3线地址译码器的第三输出端分别与所述的第七三输入与非门的第二输入端、所述的第八三输入与非门的第二输入端和所述的第九三输入与非门的第二输入端连接；所述的第二三值1-3线地址译...

【专利技术属性】
技术研发人员：汪鹏君，龚道辉，陈伟伟，康耀鹏，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江,33