基于浮栅MOS管的差分型单边沿T触发器制造技术

本实用新型专利技术公开一种于浮栅MOS管的差分型单边沿T触发器，包括输入控制结构、差分结构的主触发器和差分结构的从触发器。本实用新型专利技术的有益效果是：输入控制结构由简单的组合逻辑电路组成。电路利用了浮栅MOS管所具有的阈值易于控制这一自然属性，无需增加特别的电路，仅需通过在n型浮栅MOS管中增加一个输入端就可以方便的控制电路的开关。差分结构的触发器由于具有互补输出、低功耗、简单的结构等优点，而运用n型浮栅MOS管下拉网络代替了传统的差分型触发器中的nMOS逻辑电路，简化了下拉网络结构，从而进一步减小了电路的功耗。

【技术实现步骤摘要】
基于浮栅MOS管的差分型单边沿T触发器
本技术涉及差分型单边沿T触发器，特别涉及一种基于浮栅MOS管的差分型单边沿T触发器。
技术介绍
触发器是数字集成电路中基本的构件，它们决定着包括功耗、延迟、面积、可靠性等电路的性能。在所有的触发器中，差分结构的触发器由于具有互补输出、低功耗、简单的结构等优点，因此应用比较广泛。差分触发器能够起到放大器的作用，因此它们能够在低摆幅电压信号下很好的工作。它们还能够在触发器中建立各种逻辑功能来降低测序开销。
技术实现思路
针对上述现有技术存在的问题，本技术提供一种功耗低且结构简单的基于浮栅MOS管的差分型单边沿T触发器。为了实现上述目的，本技术采用的技术方案是：基于浮栅MOS管的差分型单边沿T触发器，包括输入控制结构、差分结构的主触发器和差分结构的从触发器；所述输入控制结构由组合逻辑电路构成，异或门XOR1构成F1输入结构，异或门XOR2和非门I1构成F2输入结构；XOR1的输出为F1；XOR2的输出为I1的输入，I1的输出为F2；所述主触发器由构成差分结构的两个PMOS管m3和m4以及两个三输入n型浮栅MOS管m1和m2构成；所述从触发器由构成差分结构的两个PMOS管m7和m8，两个三输入n型浮栅MOS管m5和m6以及两个反相器INV1和INV2构成；所述PMOS管m3、m4、m7和m8源级接工作电压VDD，所述三输入n型浮栅MOS管m1、m2、m5和m6的源级接地；所述主触发器中构成差分结构的两个PMOS管m3和m4的漏极分别与两个三输入n型浮栅MOS管m1和m2的漏极连接，并且产生主触发器的输出和x；所述从触发器中构成差分结构的两个PMOS管m7和m8的漏极分别与两个三输入n型浮栅MOS管m5和m6的漏极连接，并通过两个反相器INV1和INV2连接到输出端Q和本技术的有益效果是：输入控制结构由简单的组合逻辑电路组成。电路利用了浮栅MOS管所具有的阈值易于控制这一自然属性，无需增加特别的电路，仅需通过在n型浮栅MOS管中增加一个输入端就可以方便的控制电路的开关。差分结构的触发器由于具有互补输出、低功耗、简单的结构等优点，而运用n型浮栅MOS管下拉网络代替了传统的差分型触发器中的nMOS逻辑电路，简化了下拉网络结构，从而进一步减小了电路的功耗。附图说明图1是n型和p型多输入浮栅MOS管符号和电容模型；图2是本技术电路原理图。具体实施方式下面结合实施例对本技术做进一步描述。下述实施例的说明只是用于帮助理解本技术。应当指出，对于本
的普通技术人员来说，在不脱离本技术原理的前提下，还可以对本技术进行若干改进和修饰，这些改进和修饰也落入本技术权利要求的保护范围内。多输入浮栅MOS管是近年来提出的一种具有功能性强、阈值控制灵活等特点的新型器件，人们已在模拟、数字和神经网络等多个领域对它的应用开展了深入研究。这种器件的加工工艺与标准的双层多晶硅CMOS工艺完全兼容，它的符号表示及其电容模型如图1所示。它具有多个输入栅极和一个浮栅极，其中浮栅由第一层多晶硅形成，多个输入控制栅则由第二层多晶硅形成。输入端与浮栅之间通过电容实现耦合。图中VF表示浮栅上的电压，V0为衬底电压，V1、V2、……、Vn为输入信号电压。C0是浮栅与衬底之间的耦合电容，它主要由栅氧化层电容Cox构成，C1、C2、……、Cn为各个输入栅与浮栅之间的耦合电容。图中D和S分别表示漏极和源极。浮栅上的净电荷QF由下式给出：对于n沟道浮栅MOS管，衬底接地，因此V0＝0。假设浮栅上的初始电荷为零，根据电荷守恒定律，由上式可得:设VT为由浮栅端看进去的管子的阈值电压，则当VF>VT时管子导通。由式(2)和(3)可以看出，多输入浮栅MOS管能够对各栅极输入信号加权求和，用计算得到的求和结果去控制MOS管的“开”和“关”。注意到它在浮栅上进行的所有输入信号的加权求和运算是利用电容耦合效应以电压模式来进行的，这显示了它具有比电流模式求和技术更优秀的低功耗特性。如果以V1作为输入端，其他输入端作为控制端，则有：这样，由V1端看进去的管子的阈值电压V*t1可以表示为:上式表明，无需调整VT，只要通过改变耦合电容之间的比例关系或改变控制端电压Vi就可以改变浮栅MOS管相对于输入信号V1的阈值电压，从而控制MOS管的导通和截止。对于p沟道浮栅MOS管，衬底通常接电路最高电压源(如VDD)，因此式(1)中V0＝VDD，式(2)-(5)需作相应修正。本技术的一种基于浮栅MOS管的差分型主从JK触发器电路的结构如图2所示，包括：输入控制结构、差分结构的主触发器和差分结构的从触发器。所述输入控制结构由组合逻辑电路构成，异或门XOR1构成F1输入结构，异或门XOR2、非门I1构成F2输入结构；所述主触发器由构成差分结构的两个PMOS管m3和m4、两个三输入n型浮栅MOS管m1和m2构成；所述从触发器由构成差分结构的两个PMOS管m7和m8、两个三输入n型浮栅MOS管m5和m6、两个反相器INV1和INV2构成。所述PMOS管m3、m4、m7、m8源级接工作电压VDD，所述三输入n型浮栅MOS管m1、m2、m5、m6的源级接地。所述输入控制结构中，XOR1的输出为F1；XOR2的输出I1的输入，I1的输出为F2。所述主触发器中构成差分结构的两个PMOS管m3和m4的漏极分别与两个三输入n型浮栅MOS管m1和m2的漏极连接，并且产生主触发器的输出和x；所述从触发器中构成差分结构的两个PMOS管m7和m8的漏极分别与两个三输入n型浮栅MOS管m5和m6的漏极连接，并通过两个反相器INV1和INV2连接到输出端Q和本设计中所采用的三输入浮栅MOS管m1的输入端(V1＝F1、V3＝GND)权重相同，即C1＝C2＝C3＝C；本设计中所采用的三输入浮栅MOS管m2的输入端(V1＝F2、V3＝GND)权重相同，即C1＝C2＝C3＝C；本设计中所采用的三输入浮栅MOS管m5的输入端(V1＝x、V2＝clk、V3＝0)的权重相同，即C1＝C2＝C3＝C；本设计中所采用的三输入浮栅MOS管m6的输入端V2＝clk、V3＝0)的权重相同，即C1＝C2＝C3＝C。根据公式(4)：对于m1，只需m1导通，即对于m2，只需m2导通，即对于m5，只需m5导通，即对于m6，只需m6导通，即输入控制结构中,外输入信号J和K及输出反馈信号(触发器现态)Qn和与输入F1和F2的关系如下：由公式(10)和(11)可见，随着外输入和触发器现态的不同，输入F1和F2的状态如下表所示：所述触发器工作状态如下：在clk低电平时，根据公式(6)和(7)，m1和m2中的V2＝1，所述主触发器接收输入信号，当输入F1为高电平时，F2为低电平，m1导通且m2截止，主触发器输出x和分别为1和0；当输入F1为低电平时，F2为高电平，m2导通且m1截止，主触发器输出x和分别为0和1；此时根据公式(8)和(9)，m5和m6截止，从触发器关闭，输出Q和保持不变；在clk上升沿时，根据公式(6)和(7)，m1和m2中的V2＝0，主触发器关闭，从触发器开启，主触发器的输出x和决定输出Q和当x为高电平时，m5导通且m6截止，输出Q和为1和0；当x为本文档来自技高网...

【技术保护点】
一种基于浮栅MOS管的差分型单边沿T触发器，其特征在于：包括输入控制结构、差分结构的主触发器和差分结构的从触发器；所述输入控制结构由组合逻辑电路构成，异或门XOR1构成F1输入结构，异或门XOR2和非门I1构成F2输入结构；XOR1的输出为F1；XOR2的输出为I1的输入，I1的输出为F2；所述主触发器由构成差分结构的两个PMOS管m3和m4以及两个三输入n型浮栅MOS管m1和m2构成；所述从触发器由构成差分结构的两个PMOS管m7和m8，两个三输入n型浮栅MOS管m5和m6以及两个反相器INV1和INV2构成；所述PMOS管m3、m4、m7和m8源级接工作电压VDD，所述三输入n型浮栅MOS管m1、m2、m5和m6的源级接地；所述主触发器中构成差分结构的两个PMOS管m3和m4的漏极分别与两个三输入n型浮栅MOS管m1和m2的漏极连接，并且产生主触发器的输出

【技术特征摘要】
1.一种基于浮栅MOS管的差分型单边沿T触发器，其特征在于：包括输入控制结构、差分结构的主触发器和差分结构的从触发器；所述输入控制结构由组合逻辑电路构成，异或门XOR1构成F1输入结构，异或门XOR2和非门I1构成F2输入结构；XOR1的输出为F1；XOR2的输出为I1的输入，I1的输出为F2；所述主触发器由构成差分结构的两个PMOS管m3和m4以及两个三输入n型浮栅MOS管m1和m2构成；所述从触发器由构成差分结构的两个PMOS管m7和m8，两个三输入n型浮栅MO...

【专利技术属性】
技术研发人员：胡晓慧，杭国强，杨旸，章丹艳，周选昌，刘承成，
申请(专利权)人：浙江大学城市学院，
类型：新型
国别省市：浙江,33