具有外延结构的半导体元件及其制作方法技术

本发明专利技术公开一种具有外延结构的半导体元件及其制作方法，该具有外延结构的半导体元件包含有一基底、一栅极结构、一间隙壁、以及多个复Σ形外延应力件。该基底包含有一第一半导体材料，该等复Σ形外延应力件分别包含该第一半导体材料与一第二半导体材料，该第二半导体材料的晶格系数不同于该第一半导体材料的晶格系数。该等复Σ形外延应力件分别还包含一第一部分、一第二部分、与一实体连接该第一部分与该第二部分的颈部，该第一部分与该第二部分分别包含有一对第一尖角与一对第二尖角，且该等尖角在一剖面视角中指向该栅极结构。该颈部包含有一第一斜面与一第二斜面。

【技术实现步骤摘要】
具有外延结构的半导体元件及其制作方法
本专利技术涉及一种具有外延结构的半导体元件及其制作方法，尤其是涉及一种选择性应力系统(selectivestrainscheme，SSS)的外延半导体结构及其制作方法。
技术介绍
外延(epitaxial)结构广泛地用于半导体制作工艺中，举例来说，现有技术常利用选择性外延成长(selectiveepitaxialgrowth，以下简称为SEG)技术于一单晶基板内形成一晶格排列与基板相同的外延结构，例如硅锗(silicongermanium，SiGe)外延结构，作为增高式源极/漏极(raisedsource/drain)，或者嵌入式源极/漏极(recessedsource/drain)。利用硅锗外延结构的晶格常数(latticeconstant)大于硅基板晶格的特点，硅锗外延结构对MOS晶体管的通道区产生应力，故可增加通道区的载流子迁移率(carriermobility)，并用于增加MOS晶体管的速度。也因此，利用SEG技术形成的外延结构成为选择性应力系统的选项之一。利用外延结构作为源极/漏极固然可有效提升元件效能，但外延结构的制作大大地增加了半导体制作工艺的复杂度以及制作工艺控制的困难度。此外，外延源极/漏极提供的应力是否能正确且有效率地指向并施加于通道区域等问题，一直在增加具有外延结构的半导体元件在设计与制作上的难度。由此可知，外延结构的存在虽可有效增进元件效能，然而随着半导体制作工艺与产品的复杂度不断提升，业界仍不断地面对挑战。
技术实现思路
因此，本专利技术的一目的在于提供一种具有外延结构的半导体元件，且该半导体元件的外延结构可有效率地对通道区域提供应力。根据本专利技术所提供的一种具有外延结构的半导体元件的制作方法。该制作方法首先提供一基底，该基底上形成有多个栅极结构，且该等栅极结构的侧壁分别形成有一间隙壁。接下来，进行一第一蚀刻制作工艺，用以于该等间隙壁两侧分别形成一第一凹槽。在该第一蚀刻制作工艺之后对该等第一凹槽进行一离子注入制作工艺，并且于该离子注入制作工艺之后进行一第二蚀刻制作工艺，用以拓宽该等第一凹槽并分别形成一加宽后第一凹槽，以及于该等加宽后第一凹槽的底部分别形成一第二凹槽。在形成该等加宽后第一凹槽与该等第二凹槽之后，在该等加宽后第一凹槽与该等第二凹槽内形成一外延结构。本专利技术另提供一种包含外延结构的半导体元件，该半导体元件包含有一基底、一形成于该基底上的栅极结构、一形成于该栅极结构的侧壁的间隙壁、以及多个复Σ形(hyper-sigmashaped)外延应力件(epitaxialstressor)，分别形成于该栅极结构与该间隙壁两侧的该基底内。该基底包含有一第一半导体材料，该等复Σ形外延应力件分别包含该第一半导体材料与一第二半导体材料，且该第二半导体材料的晶格系数不同于该第一半导体材料的晶格系数。该等复Σ形外延应力件分别还包含一第一部分、一第二部分、与一实体连接该第一部分与该第二部分的颈部，该第一部分包含有一对第一尖角(tip)，该第二部分包含有一对第二尖角，且该等第一尖角与该等第二尖角在一剖面视角中指向该栅极结构。该颈部包含有一形成于该第一部分内的第一斜面与一形成该第二部分内的第二斜面。本专利技术还提供一种包含外延结构的半导体元件，该半导体元件包含有一基底、一形成于该基底上的栅极结构、一形成于该栅极结构的侧壁的间隙壁、以及多个分别形成于该栅极结构与该间隙壁两侧的该基底内的外延应力件。该基底包含有一第一半导体材料，而该等外延应力件分别包含该第一半导体材料与一第二半导体材料，且该第二半导体材料的晶格系数不同于该第一半导体材料的晶格系数。该等外延应力件分别还包含一对第一尖角与一对第二尖角，该等第一尖角该等第二尖角在一剖面视角中指向该栅极结构，且该等第一尖角与该等第二尖角与该基底的表面的垂直距离都小于450埃。本专利技术所提供的具有外延结构的半导体元件，是利用两次的蚀刻制作工艺以及两次蚀刻制作工艺间隔中的离子注入制作工艺形成具有至少二对尖角的外延结构，且此外延结构的二对尖角指向通道区域。更重要的是，由于本专利技术所提供的复Σ形外延应力件具有至少二对指向通道区域的尖角，因此本专利技术所能提供的应力远大于现有技术。另外，由于外延结构的尖角深度都小于450埃，因此外延结构所提供的应力可在有效范围内施加于半导体元件的通道区域。简单地说，根据本专利技术所提供的具有外延结构的半导体元件，作为应力供应者的外延结构可有效率地对通道区域提供更多的应力，最终大幅提升半导体元件的效能。附图说明图1为本专利技术所提供的具有外延结构的半导体元件的制作方法的一优选实施例的流程示意图；图2至图7为该优选实施例所提供的具有外延结构的半导体结构的制作方法的示意图；图8为本专利技术所提供的具有外延结构的半导体元件的制作方法的一变化型的示意图。主要元件符号说明1具有外延结构的半导体元件的制作方法S10提供一基底，该基底上形成有多个栅极结构，且该等栅极结构的侧壁分别形成有一间隙壁S12进行一第一蚀刻制作工艺，用以于该等间隙壁两侧分别形成一第一凹槽S14对该等第一凹槽进行一离子注入制作工艺S16进行一第二蚀刻制作工艺，用以拓宽该等第一凹槽并分别形成一加宽后第一凹槽，以及于该等加宽后第一凹槽的底部分别形成一第二凹槽S18于该等加宽后第一凹槽与该等第二凹槽内形成一外延结构100基底100S基底表面110栅极结构110C通道区域112栅极介电层114栅极导电层116覆盖层118轻掺杂漏极120间隙壁130第一蚀刻制作工艺、干蚀刻步骤132第一蚀刻制作工艺、湿蚀刻步骤140第一凹槽150离子注入制作工艺160第二蚀刻制作工艺、干蚀刻步骤162第二蚀刻制作工艺、湿蚀刻步骤170加宽后第一凹槽172第二凹槽172B第二凹槽底部180、180’复Σ形外延应力件180a第一部分180b第二部分180c第三部分182a第一尖角182b第二尖角182c第三尖角184颈部186a第一上斜面186b第二上斜面188a第一下斜面188b第二下斜面DR1第一凹槽深度DR2第二凹槽深度W1加宽后第一凹槽最宽度、第一对尖角彼此距离W2第二凹槽最宽度、第二对尖角彼此距离W3第三对尖角彼此距离SN颈部与栅极结构水平距离S1第一尖角与栅极结构水平距离S2第二尖角与栅极结构水平距离DT1第一尖角与基底表面垂直距离DT2第二尖角与基底表面垂直距离DT3第三尖角与基底表面垂直距离n法线θ离子注入制作工艺入射方向与法线夹角具体实施方式熟悉该项技术的人士应可理解的是，以下提供多个不同的实施例，用以公开本专利技术的不同特征，但不以此为限。另外，以下公开的附图被简化以更清楚表达本专利技术的特征，故以下公开的附图并未绘示出一指定元件(或装置)的所有元件。此外，以下公开的附图是根据本专利技术理想化的示意图，故由这些示意图变异的型态，利如因制造技术和或容许误差造成的差异为可预期的。也因此本专利技术的公开不应指限定于已下图是公开的特定形状，且应包括如因制作工艺技术造成的形状的偏差。此外，熟悉该项技术的人士应可理解以下说明中，当某一组成元件，例如一区域、一层、一部分等类似组成元件，被称为在另一组成元件“上”，是指该组成元件直接设置于该另一组成元件上，也可指涉或有其他组成元件介于两者之间本文档来自技高网...

【技术保护点】
一种具有外延结构的半导体元件的制作方法，包含有：提供一基底，该基底上形成有多个栅极结构，且该多个栅极结构的侧壁分别形成有一间隙壁；进行一第一蚀刻制作工艺，用以于该些间隙壁两侧分别形成一第一凹槽；在该第一蚀刻制作工艺之后对该些第一凹槽进行一离子注入制作工艺；在该离子注入制作工艺之后进行一第二蚀刻制作工艺，用以拓宽该些第一凹槽并分别形成一加宽后第一凹槽，以及于该些加宽后第一凹槽的底部分别形成一第二凹槽；以及在该些加宽后第一凹槽与该些第二凹槽内形成一外延结构。

【技术特征摘要】
1.一种具有外延结构的半导体元件的制作方法，包含有：提供一基底，该基底上形成有多个栅极结构，且该多个栅极结构的侧壁分别形成有一间隙壁；进行一第一蚀刻制作工艺，用以于该些间隙壁两侧分别形成一第一凹槽；在该第一蚀刻制作工艺之后对该些第一凹槽进行一离子注入制作工艺；在该离子注入制作工艺之后进行一第二蚀刻制作工艺，用以拓宽该些第一凹槽并分别形成一加宽后第一凹槽，以及于该些加宽后第一凹槽的底部分别形成一第二凹槽；以及在该些加宽后第一凹槽与该些第二凹槽内形成一外延结构。2.如权利要求1所述的制作方法，其中该第一蚀刻制作工艺所蚀刻的深度大于该第二蚀刻制作工艺所蚀刻的深度。3.如权利要求1所述的制作方法，其中该第一蚀刻制作工艺与该第二蚀刻制作工艺分别依序包含一干蚀刻步骤与一湿蚀刻步骤。4.如权利要求3所述的制作方法，其中该湿蚀刻步骤包含氢氧化四甲基铵(Tetramethylammoniumhydroxide，TMAH)。5.如权利要求1所述的制作方法，其中该离子注入制作工艺包含氟化硼((boronfluoride，BF)。6.如权利要求1所述的制作方法，其中该离子注入制作工艺包含一入射方向，该入射方向与该基底表面的法线具有一夹角，且该夹角为25度。7.如权利要求1所述的制作方法，其中该离子注入制作工艺与该第二蚀刻制作工艺于该第一蚀刻制作工艺之后重复进行。8.如权利要求1所述的制作方法，其中该第二凹槽的底部与该基底的表面的垂直距离大于该第一凹槽的底部与该基底的表面的垂直距离。9.如权利要求8所述的制作方法，其中该第二凹槽的底部与该基底的表面的垂直距离小于700埃(angstrom)。10.如权利要求1所述的制作方法，其中该加宽后第一凹槽包含一第一最宽度，该第二凹槽包含一第二最宽度，且该第一最宽度大于该第二最宽度。11.一种包含外延结构的半导体元件，包含有：基底，该基底包含有一第一半导体材料；栅极结构，形成于该基底上；间隙壁，形成于该栅极结构的侧壁；以及多个复Σ形(hyper-sigmashaped)外延应力件(epitaxialstressor)，分别形成于该栅极结构与该间隙壁两侧的该基底内，该多个复Σ形外延应力件分别包含该第一半导体材料与一第二半导体材料，该第二半导体材料的晶格系数大于该第一半导体材料的晶格系数，且该多个复Σ...

【专利技术属性】
技术研发人员：林猷颖，刘厥扬，王俞仁，杨能辉，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71