反熔丝存储器架构以及反熔丝存储器操作方法技术

本发明专利技术公开一种反熔丝存储器架构以及反熔丝存储器操作方法，该反熔丝存储器架构包括一字元线、一位元线以及一反熔丝单元。反熔丝单元包括一读取装置，读取装置包括连接至字元线的一第一栅极电极、位于第一栅极电极的下方的一第一栅极介电层、连接至位元线的一漏极区以及一源极区。第一栅极介电层具有一第一厚度。漏极区以及源极区是位于第一栅极电极相对的两侧。反熔丝单元还包括一编程装置，编程装置包括连接至字元线的一第二栅极电极、设置于第二栅极电极的下方的一第二栅极介电层。第二栅极介电层具有小于第一厚度的一第二厚度。编程装置还包括一第一源极/漏极区，连接至源极区。

【技术实现步骤摘要】
反熔丝存储器架构以及反熔丝存储器操作方法
本专利技术涉及反熔丝存储器架构，特别涉及一种读取装置以及编程电容器连接至同一字元线的反熔丝存储器架构。
技术介绍
反熔丝单元包括存储器单元，存储器单元的端点于编程前为断开，并于编程后短路(shorted)/连接(connected)。反熔丝存储器基于金氧半导体技术，其中金氧半导体电容器/晶体管的栅极介电层将崩溃以造成编程电容器/晶体管的栅极与源极/漏极区互相连接。由于反熔丝单元的编程状态无法通过逆向工程判断，因此反熔丝单元具有防止逆向工程验证的有利特性。
技术实现思路
本专利技术一实施例是提供一种反熔丝存储器架构包括一字元线、一位元线、以及一反熔丝单元。反熔丝单元包括一读取装置，读取装置包括连接至字元线的一第一栅极电极、位于第一栅极电极的下方的一第一栅极介电层、连接至位元线的一漏极区、以及一源极区。第一栅极介电层具有一第一厚度。漏极区以及源极区是位于第一栅极电极相对的两侧。反熔丝单元还包括一编程装置，编程装置包括连接至字元线的第二栅极电极、设置于第二栅极电极的下方的第二栅极介电层。第二栅极介电层具有小于第一厚度的一第二厚度。编程装置还包括连接至读取装置的源极区的第一源极/漏极区。本专利技术另一实施例提供一种反熔丝存储器架构包括以一第一方向延伸的一字元线、以垂直于第一方向的一第二方向延伸的一位元线、以第二方向延伸一主动区、以及一反熔丝单元。反熔丝单元包括一读取装置以及一编程装置。读取装置包括位于侧壁以及主动区的一顶表面且具有一第一厚度的一第一栅极介电层、位于第一栅极介电层上并以第一方向延伸的一栅极电极(其中第一栅极电极是连接至字元线)、连接至位元线一漏极区、以及一源极区。漏极区以及源极区是位于第一栅极电极相对的两侧。编程装置包括位于一侧壁以及主动区的一顶表面上的一第二栅极介电层、位于第二栅极介电层上并以第一方向延伸的一第二栅极电极、连接至源极区的一源极/漏极区、以及被第二栅极电极所覆盖的一通道区。第二栅极电极是连接至位元线。通道区以及源极/漏极区是为一同一导电类型。第二栅极介电层具有小于第一厚度的一第二厚度本专利技术另一实施例提供一种反熔丝存储器操作方法，步骤包括编程一阵列，其中阵列包括布置为多行与多列的多个反熔丝单元。每个上述反熔丝单元包括一读取装置以及一编程装置。编程的步骤包括提供一第一电压至连接至读取装置的一第一栅极以及编程装置的一第二栅极的一字元线，其中读取装置以及编程装置是为一选定单元。编程的步骤还包括提供一第二电压至读取装置的漏极区，其中第一电压以及第二电压的组合导致编程装置中一第一栅极介电层崩溃。读取装置中一第二栅极介电层于第一电压以及第二电压下仍保持未崩溃。在一实施例中，还包括：读取上述阵列中之一单元，其中上述读取步骤包括：提供一第三电压至上述字元线，其中上述第三电压并不会让上述阵列中之任何闸极介电层崩溃；以及感测一位元线之一电压，其中上述位元线是连接至上述读取装置之上述汲极区；其中，于上述第一闸极介电层崩溃后，上述第二闸极以及上述读取装置之一源极区是电阻性地连接；其中，于上述编程步骤中，提供为0V之一电压至阵列中非选定字元线所连接之非选定单元，以及提供约为上述第一电压之一半之一电压至上述字元线之非选定单元所连接之位元线；以及其中，上述编程装置为一局部金氧半导体电容器。在一实施例中，其中上述编程装置为一三端金氧半导体电容器。本专利技术所公开的实施例具有一些有利的特征。于同一反熔丝单元中的读取装置读取金氧半导体以及编程电容器(金氧半导体电容器或者编程金氧半导体)是连接至同一字元线。因此，反熔丝的结构以及操作较为简化。而其尺寸亦被减少。可使用单一字元线控制电路。此外，同一反熔丝单元中的读取装置读取金氧半导体以及编程电容器是分享同一主动区以及同一P型井区，因此可减少反熔丝单元的尺寸。附图说明本专利技术可通过阅读以下的详细说明以及范例并配合相应的附图以更详细地了解。需要强调的是，依照业界的标准操作，各种特征并未依照比例绘制，并且仅用于的对其进行说明目的。事实上，为了清楚论述，各种特征的尺寸可以任意地增加或减少。图1是显示根据本专利技术一些实施例所述的装置的各种层位以及不同层位中的特征的示意剖视图；图2A、2B、2C是显示根据本专利技术一些实施例所述的各阶(stage)中的反熔丝单元示意图；图3A、3B、3C是显示根据本专利技术一些实施例所述的各阶中的反熔丝单元示意图；图4是显示根据本专利技术一些实施例所述的单一反熔丝单元的布局图；图5是显示根据本专利技术一些实施例所述的反熔丝阵列的布局图；图6是显示根据本专利技术一些实施例所述的反熔丝阵列的方向的示意图；图7是显示根据本专利技术一些实施例所述的反熔丝阵列的电路示意图；图8～13B是显示根据本专利技术一些实施例所述的反熔丝阵列的布局图以及各种剖视图；图14是显示根据本专利技术一些实施例所述的反熔丝阵列的电路示意图；图15～17是显示根据本专利技术一些实施例所述的反熔丝阵列的布局图以及各种剖视图；图18～24是显示根据本专利技术一些实施例所述的反熔丝阵列的方向的示意图；图25、26是显示根据本专利技术一些实施例所述的反熔丝阵列中的连接模块；图27～30是显示根据本专利技术一些实施例所述的反熔丝阵列的编程以及读取方法。附图标记说明：10～基板120～反熔丝单元阵列14～主动区14'～主动区的末端18～接点栓塞20～反熔丝单元20-S～选定单元20-S'～未编程单元22～浅沟渠隔离区23～P型井区24～读取金氧半导体24A、26A～栅极电极24C～源极24D、26D～栅极介电层25～通道区26'、26”～边缘26～金氧半导体电容器26B、26C～源极/漏极区27～晶体管27～电阻28连接模块30、32～介层窗接点31～M1金属线33、34～栅极接点BL、BL-n、BL-n+1、BL-n+2、BL-n+3～位元线WL、WL-m、WL-m+1、WL-m+2、WL-m+3～字元线具体实施方式下列是提供了许多不同的实施例、或示例，用于实现本专利技术的不同特征。以下是公开各种元件以及配置的具体实施例或者示例以简化描述本专利技术。当然这些仅为示例但不以此为限。例如，说明书中第一特征位于第二特征上方的结构可包括以第一特征与第二特征直接接触的形式，以及可包括以于第一特征与第二特征之间插入额外的特征的形式，使得第一特征以及第二特征并未直接接触。此外，本专利技术于各种示例中将重复标号和/或字母。上述的重复用于简化以及清楚的目的，并非用以指定各种实施例和/或所述配置中的关系。此外，空间相关术语，例如“之下(underlying)”、“下方(below)”、“下部(lower)”、“上方(overlying)”、“上部(upper)”等空间相关术语在此被用于描述图中例示的一个元件或特征与另一元件或特征的关系。空间相关术语可包括设备于使用或操作中除了图中描绘的方位以外的不同方位。设备可以其它方式被定向(旋转90度或处于其它方位)，并且在此使用的空间相关描述词应可被相应地理解。本专利技术各种示例性实施例是提供一种反熔丝存储器及其操作的方法，并对一些实施例中的一些变化进行讨论。于各个视图以及示例性实施例中，类似的标号用于表示相同的元件。图1是显示根据本专利技术一些实施例所述的装置的各种层位(level)以及不同层位中的特征部件本文档来自技高网...

【技术保护点】
一种反熔丝存储器架构，包括：一字元线；一位元线；以及一反熔丝单元，包括：一读取装置，包括：一第一栅极电极，连接至上述字元线；一第一栅极介电层，位于上述第一栅极电极的下方，其中上述第一栅极介电层具有一第一厚度；一漏极区，连接至上述位元线；以及一源极区，其中上述漏极区以及上述源极区是位于上述第一栅极电极相对的两侧；以及一编程装置，包括：一第二栅极电极，连接至上述字元线；一第二栅极介电层，设置于上述第二栅极电极的下方，其中上述第二栅极介电层具有小于上述第一厚度的一第二厚度；以及一第一源极/漏极区，连接至上述源极区。

【技术特征摘要】
2015.11.30 US 62/260,841;2016.01.22 US 15/004,3291.一种反熔丝存储器架构，包括：一字元线；一位元线；以及一反熔丝单元，包括：一读取装置，包括：一第一栅极电极，连接至上述字元线；一第一栅极介电层，位于上述第一栅极电极的下方，其中上述第一栅极介电层具有一第一厚度；一漏极区，连接至上述位元线；以及一源极区，其中上述漏极区以及上述源极区是位于上述第一栅极电极相对的两侧；以及一编程装置，包括：一第二栅极电极，连接至上述字元线；一第二栅极介电层，设置于上述第二栅极电极的下方，其中上述第二栅极介电层具有小于上述第一厚度的一第二厚度；以及一第一源极/漏极区，连接至上述源极区。2.如权利要求1所述的反熔丝存储器架构，其中：上述漏极区、上述源极区、以及上述第一源极/漏极区是位于一相同P型井区中；上述读取装置为一鳍式场效晶体管，以及上述编程装置为一鳍式装置；以及上述第一栅极介电层以及上述第二栅极介电层是形成于一同一半导体主动区上。3.如权利要求1所述的反熔丝存储器架构，其中直接设置于第二栅极电极下方的一通道区是掺杂与上述第一源极/漏极区相同的导电类型。4.如权利要求1所述的反熔丝存储器架构，其中上述第一源极/漏极区是掺杂与直接设置于上述第二栅极电极下方的一通道区不同的导电类型。5.如权利要求1所述的反熔丝存储器架构，其中上述编程装置还包括一第二源极/漏极区。6.如权利要求1所述的反熔丝存储器架构，其中上述编程装置不具有一第二源极/漏极区。7.一种反熔丝存储器架构，包括：一字元线，以一第一方向延伸；一位元线，以垂直于上述第一方向的一第二方向延伸；一主动区，以上述第二方向延伸；以及一反熔丝单元，包括：一读取装置，包括：一第一栅极介电层，位于侧壁以及上述主动区的一顶...

【专利技术属性】
技术研发人员：廖忠志，吴显扬，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71