一种数据采集模块及数据采集系统技术方案

本发明专利技术公开了一种数据采集模块及数据采集系统，所述数据采集模块，包括：微处理器单元，用于根据使用需求实现接口控制；现场可编程门阵列FPGA单元，与所述微处理器单元通过总线相联，用于提供接口接收数据，并对数据进行压缩和筛选后，通过总线接口上传至所述微处理器单元。本发明专利技术实施例采用微处理器Power PC单元与FPGA单元配合使用的架构，Power PC单元内嵌多种接口控制器，具有调试简单的特点，可以节约调试时间。FPGA单元具有多路高速数据接口，专业性强，可以轻松实现外挂多路接口，连接操作简单、灵活。本发明专利技术实施例的数据采集模块及数据采集系统能够适应比较严苛的环境温度，保证系统的稳定工作。

【技术实现步骤摘要】
一种数据采集模块及数据采集系统
本专利技术涉及数据采集
，尤指一种数据采集模块及数据采集系统。
技术介绍
数据采集模块是基于远程数据采集控制平台的通信模块，远程数据采集模块主要用于多接口，大数据量，复杂网络连接的传输领域，包括飞行控制、远程数据采集控制等领域，尤其是在接口带宽要求高、环境温度差、外挂设备数量较多的领域具有明显的优势。目前的数据采集模块功能比较单一，有单用PCIE(总线接口)接口的采集卡，有单用1553B接口的采集卡，单一的板卡通用性不强。面对网络比较复杂的通信平台，需要选择多种接口和速率的数据采集卡才能实现系统要求，对于传输距离较远的系统搭建，还需要额外选择中继设备，结构复杂，稳定性差。
技术实现思路
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。本专利技术实施例提供了一种数据采集模块及数据采集系统，能够实现支持的数据接口全面，与现有的数据采集模块相比，具有结构简单，功能全面，适应性强的特点。为了实现上述目的，本专利技术实施例提供了一种数据采集模块，包括：微处理器单元，用于根据使用需求实现接口控制；现场可编程门阵列FPGA单元，与所述微处理器单元通过总线相联，用于提供接口接收数据，并对数据进行压缩和筛选后，通过总线接口上传至所述微处理器单元。可选的，所述微处理器单元根据使用需求实现接口控制，包括：根据使用需求对接口类型进行控制、关掉不用的接口、设置共用接口类型的一种或者两种以上的组合。可选的，所述微处理器单元根据使用需求实现接口控制，包括对以下一种或者两种以上接口的控制：I2C接口、SPI接口、以太网、USB接口、CAN接口、PCIe接口、UART接口、SD接口、RapidIO接口。可选的，所述微处理器单元外挂内存条DDR3L、非易失闪存NORFlash、电可擦只读存储器EEPROM。可选的，所述FPGA单元外挂以太网接口PHY芯片、内存条DDR3L、光纤网卡FC卡，提供总线接口PCIe、1553B接口、通用高速串行Aurora接口、通用高速串行RapidIO接口、RS422接口以及光纤接口。可选的，所述FPGA单元包括以下子模块中的一种或者两种以上的任意组合：IP核生成模块，用于生成FPGA代码，所述FPGA代码实现按照用户需求预设的1553B协议的功能；发送接口控制模块，用于实现基于总线协议的数据包发送；接收接口控制模块，用于实现基于总线协议的数据包接收；完成包生成模块，用于实现寄存器读操作时的完成包构建；直接存储器存储方式DMA上行接口模块，用于将数据写入上位机的DMA内存区域，并实现与用户模块的接口；DMA下行接口模块，用于读取上位机DMA内存区域的数据到FPGA；通用高速串行接口RapidIO子模块，用于实现FPGA与外部单元之间的通信。可选的，所述数据采集模块还包括壳体，所述壳体内设置有凸台或者凹槽，所述FPGA单元以及微处理器单元与所述凸台贴合设置；或者所述FPGA单元以及微处理器单元与所述凹槽贴合设置。本专利技术实施例还提供了一种数据采集系统，包括：数据采集模块、全脉冲采集板、第一中频数据采集板、第二中频数据采集板、客户计算机板；所述数据采集模块，包括：微处理器单元，用于根据使用需求实现接口控制；现场可编程门阵列FPGA单元，与所述微处理器单元通过总线相联，用于提供接口接收数据，并对数据进行压缩和筛选后，通过总线接口上传至所述微处理器单元；所述全脉冲采集板，用于实现客户端全脉冲数据采集，并与数据采集模块连接；所述第一中频数据采集板、第二中频数据采集板，用于实现客户端中频数据采集，分别连接数据采集模块的FPGA单元。所述客户计算机板，用于实现数据采集系统的控制，通过两路通道与数据采集模块连接。可选的，所述FPGA单元包括以下子模块中的一种或者两种以上的任意组合：IP核生成模块，用于生成FPGA代码，所述FPGA代码实现按照用户需求预设的1553B协议的功能；发送接口控制模块，用于实现基于总线协议的数据包发送；接收接口控制模块，用于实现基于总线协议的数据包接收；完成包生成模块，用于实现寄存器读操作时的完成包构建；直接存储器存储方式DMA上行接口模块，用于将数据写入上位机的DMA内存区域，并实现与用户模块的接口；DMA下行接口模块，用于读取上位机DMA内存区域的数据到FPGA；通用高速串行接口RapidIO子模块，用于实现FPGA与外部单元之间的高速通信。可选的，所述数据采集模块还包括壳体，所述壳体内设置有凸台或者凹槽，所述FPGA单元以及微处理器单元与所述凸台贴合设置；或者所述FPGA单元以及微处理器单元与所述凹槽贴合设置。与现有技术相比，本专利技术实施例提供的数据采集模块及数据采集系统，采用微处理器PowerPC单元与FPGA单元配合使用的架构，PowerPC单元系统内嵌多种接口控制器，具有调试简单的特点，可以节约调试时间。FPGA单元具有多路高速数据接口，专业性强，可以轻松实现外挂多路接口，连接操作简单、灵活。本专利技术实施例的数据采集模块及数据采集系统能够适应比较严苛的环境温度，保证系统的稳定工作。可以满足用户的多种需求。在阅读并理解了附图和详细描述后，可以明白其他方面。附图说明附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。在附图中：图1为本专利技术实施例提供的数据采集模块的结构示意图。图2为本专利技术实施例提供的数据采集模块壳体结构示意图。图3为本专利技术实施例的数据采集模块实际应用系统结构示意图。本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。现在将参考附图描述实现本专利技术各个实施例的数据采集模块。在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本申请的说明，其本身并没有特定的意义。因此，“模块”与“部件”可以混合地使用。图1为本专利技术实施例提供的数据采集模块的示意图，如图1所示，本实施例提供的数据采集模块，包括：微处理器单元，用于根据使用需求实现接口控制；FPGA(Field－ProgrammableGateArray，即现场可编程门阵列)单元，用于提供接口接收数据，并对数据进行压缩和筛选后，通过总线接口上传至所述微处理器单元。所述微处理器单元根据使用需求实现接口控制，包括：根据使用需求对接口类型进行控制、关掉不用的接口、设置共用接口类型的一种或者两种以上的组合。在本实施例中，所述微处理器单元为PowerPC，PowerPC内嵌接口功能实现，根据使用需求实现接口控制，可关掉不用的功能。可以实现控制的接口比如I2C接口、SPI接口、以太网接口、USB接口、SD接口、控制器局域网络CAN接口中的一种或者两种以上的任意组合；也可以选择共用接口类型，比如PCIe接口在不改变硬件平台的基础上可以通过软件改为RapidIO功能，SD接口可以通过软件改为以太网接口。FPGA提供的接口，一般硬件上需要外挂接口PHY(以太网物理层控制芯片)，所有芯片均采用模块化设计，有较强的通用性，本实施例可提供18路RS422接口，如果实际应用中，不需要那本文档来自技高网...

【技术保护点】
一种数据采集模块，其特征在于，包括：微处理器单元，用于根据使用需求实现接口控制；现场可编程门阵列FPGA单元，与所述微处理器单元通过总线相联，用于提供接口接收数据，并对数据进行压缩和筛选后，通过总线接口上传至所述微处理器单元。

【技术特征摘要】
1.一种数据采集模块，其特征在于，包括：微处理器单元，用于根据使用需求实现接口控制；现场可编程门阵列FPGA单元，与所述微处理器单元通过总线相联，用于提供接口接收数据，并对数据进行压缩和筛选后，通过总线接口上传至所述微处理器单元。2.根据权利要求1所述的数据采集模块，其特征在于，所述微处理器单元根据使用需求实现接口控制，包括：根据使用需求对接口类型进行控制、关掉不用的接口、设置共用接口类型的一种或者两种以上的组合。3.根据权利要求1所述的数据采集模块，其特征在于，所述微处理器单元根据使用需求实现接口控制，包括对以下一种或者两种以上接口的控制：I2C接口、SPI接口、以太网、USB接口、CAN接口、PCIe接口、UART接口、SD接口、RapidIO接口。4.根据权利要求1所述的数据采集模块，其特征在于，所述微处理器单元外挂内存条DDR3L、非易失闪存NORFlash、电可擦只读存储器EEPROM。5.根据权利要求1所述的数据采集模块，其特征在于，所述FPGA单元外挂以太网接口PHY芯片、内存条DDR3L、光纤网卡FC卡，提供总线接口PCIe、1553B接口、通用高速串行Aurora接口、通用高速串行RapidIO接口、RS422接口以及光纤接口。6.根据权利要求1所述的数据采集模块，其特征在于，所述FPGA单元包括以下子模块中的一种或者两种以上的任意组合：IP核生成模块，用于生成FPGA代码，所述FPGA代码实现按照用户需求预设的1553B协议的功能；发送接口控制模块，用于实现基于总线协议的数据包发送；接收接口控制模块，用于实现基于总线协议的数据包接收；完成包生成模块，用于实现寄存器读操作时的完成包构建；直接存储器存储方式DMA上行接口模块，用于将数据写入上位机的DMA内存区域，并实现与用户模块的接口；DMA下行接口模块，用于读取上位机DMA内存区域的数据到FPGA；通用高速串行接口RapidIO子模块，用于实现FPGA与外部单...

【专利技术属性】
技术研发人员：李焕，宋钱骞，纪德波，甄学礼，黄秋柏，
申请(专利权)人：北京旋极信息技术股份有限公司，
类型：发明
国别省市：北京,11