用于嵌入式快闪存储器的内建自测试方法及装置制造方法及图纸

一种用于嵌入式快闪存储器的内建自测试方法及装置，所述方法包括：第一探查步骤、模拟老化步骤、第二探查步骤，其中，所述第一探查步骤包括：生成原始测试数据；获取测试数据变换规则；根据所述原始测试数据和所述变换规则，生成变换后数据；将所述原始测试数据和所述变换后数据分别写入闪存模块中nvr阵列的第0行和第1行；所述第二探查步骤包括：分别读取所述闪存模块中nvr阵列的第0行和第1行的数据；基于从第0行和第1行读取的数据，判断所述闪存模块是否通过测试。本发明专利技术在对nvr阵列的第0行进行测试的同时，也同步对第1行进行了测试，提高了内建自测试的检测覆盖率，进而也就提高了测试准确率。

【技术实现步骤摘要】
用于嵌入式快闪存储器的内建自测试方法及装置
本专利技术涉及嵌入式快闪存储器
，特别是涉及一种用于嵌入式快闪存储器的内建自测试方法及装置。
技术介绍
嵌入式快闪存储器（又称“嵌入式闪存”，英文：FlashMemory或E-flash）是嵌入式芯片自带（内嵌）的存储器。诸如身份识别卡芯片（SIM卡芯片）、单片机芯片（MCU芯片）或单芯片系统（SOC）等嵌入式芯片中往往会带有嵌入式快闪存储器。嵌入式芯片经制造完成后，在出厂前需要先对其质量进行检测，该检测工作可以通过多种方式来完成，例如可以直接测试、用嵌入式CPU进行测试或采用内建自测试技术（MBIST）等。其中，内建自测试是一种可测性设计（DFT）技术，在此技术中测试是通过内建的硬件功能完成的，可以快速而有效地完成上述检测工作。嵌入式快闪存储器通常包括nvr阵列（nvrarray）和main阵列（mainarray），其中，nvr阵列用于保存配置信息，main阵列用于供用户实际使用。对嵌入式快闪存储器进行的内建自测试通常是针对其中的nvr阵列。内建自测试通常依次包括第一探查步骤（CP1）、模拟老化步骤（又称“烘烤步骤”，BAKE）和第二探查步骤（CP2）。第一探查步骤的工作是：对芯片的嵌入式快闪存储器模块（后简称“闪存模块”）进行写入、读取及擦除操作；模拟老化步骤的工作是：对闪存模块进行烘烤，以模拟出闪存模块经过一段时间使用后的状况；第二探查步骤的工作是：从闪存模块中读取数据，并与第一探查步骤中写入的数据进行比对，判断该芯片是否因老化的原因而丢失数据。然而，现有技术在对芯片的闪存模块进行内建自测试时，仅仅只在其部分的存储空间内写入数据。以nvr阵列为例，nvr阵列通常包括两行（row），分别为第0行（row0）和第1行（row1）。现有技术在第一探查步骤中仅在第0行中写入测试数据，而不会在第1行中写入数据，此后，在第二探查步骤中，也仅仅只读取第0行中的数据并比对。由此可见，现有技术中内建自测试的方法其检测覆盖率较低，从而测试准确率也较低。由于芯片的闪存模块在进行内建自测试时（采用MBISTMODE），其时序/电压/频率的设置与用户实际使用时（采用CPUMODE）所采用的有所不同，因此，内建自测试并不能保证所有的质量问题都能在测试过程中被发现，产品在通过了内建自测试之后，仍有可能在用户实际使用时出现质量问题。因此，如何提高内建自测试的检测覆盖率以及测试准确率，是一个亟需解决的问题。
技术实现思路
本专利技术解决的是现有技术中用于嵌入式快闪存储器的内建自测试方法测试准确率较低的技术问题。为了解决上述问题，本专利技术实施例提供一种用于嵌入式快闪存储器的内建自测试方法，包括：第一探查步骤、模拟老化步骤、第二探查步骤，所述第一探查步骤包括：生成原始测试数据；获取测试数据变换规则；根据所述原始测试数据和所述变换规则，生成变换后数据；将所述原始测试数据和所述变换后数据分别写入闪存模块中nvr阵列的第0行和第1行；所述第二探查步骤包括：分别读取所述闪存模块中nvr阵列的第0行和第1行的数据；基于从第0行和第1行读取的数据，判断所述闪存模块是否通过测试。可选的，所述变换规则具体为：变换后数据=0xff-原始测试数据其中，0xff为全1序列。可选的，所述基于从第0行和第1行读取的数据，判断所述闪存模块是否通过测试具体是：将从第0行和第1行读取的数据相加；若相加后结果为0xff，则测试通过，若相加后结果为0xff以外的任何值，则测试未通过。可选的，所述基于从第0行和第1行读取的数据，判断所述闪存模块是否通过测试具体是：将写入第0行的数据与从第0行读取的数据进行比对，将写入第1行的数据与从第1行读取的数据进行比对；若两次比对结果均显示相同，则测试通过，若两次比对结果中任意一次显示不同，则测试未通过。可选的，所述nvr阵列为nvr1阵列或nvr2阵列，所述nvr阵列包括第0行和第1行，所述第0行和所述第1行的容量均为256字节或128字节。为了解决上述问题，本专利技术实施例还提供一种用于嵌入式快闪存储器的内建自测试装置，包括：第一探查模块、模拟老化模块、第二探查模块，所述第一探查模块包括：第一数据生成子模块、变换规则获取子模块、第二数据生成子模块、数据写入子模块；所述第二探查模块包括：数据读取子模块、判断子模块，其中：所述第一数据生成子模块，用于生成原始测试数据；所述变换规则获取子模块，用于获取变换规则；所述第二数据生成子模块，用于在所述第一数据生成子模块和所述变换规则获取子模块执行操作之后，根据所述原始测试数据和所述变换规则，生成变换后数据；所述数据写入子模块，用于在所述第二数据生成子模块执行操作之后，将所述原始测试数据和所述变换后数据分别写入闪存模块中nvr阵列的第0行和第1行；所述数据读取子模块，用于在所述模拟老化模块执行操作之后，分别读取所述闪存模块中nvr阵列的第0行和第1行的数据；所述判断子模块，用于在所述数据读取子模块执行操作之后，基于从第0行和第1行读取的数据，判断所述闪存模块是否通过测试。可选的，所述变换规则获取子模块所获取的变换规则具体为：变换后数据=0xff-原始测试数据其中，0xff为全1序列。可选的，所述判断子模块具体通过以下方式来判断所述闪存模块是否通过测试：将从第0行和第1行读取的数据相加；若相加后结果为0xff，则测试通过，若相加后结果为0xff以外的任何值，则测试未通过。可选的，所述判断子模块具体通过以下方式来判断所述闪存模块是否通过测试：将写入第0行的数据与从第0行读取的数据进行比对，将写入第1行的数据与从第1行读取的数据进行比对；若两次比对结果均显示相同，则测试通过，若两次比对结果中任意一次显示不同，则测试未通过。可选的，所述nvr阵列为nvr1阵列或nvr2阵列，所述nvr阵列包括第0行和第1行，所述第0行和所述第1行的容量均为256字节或128字节。与现有技术相比，本专利技术的技术方案具有以下有益效果：在第一探查步骤中将原始测试数据按照一定的变换规则进行变换，以获得变换后数据，将所述原始测试数据和所述变换后数据分别写入闪存模块中nvr阵列的第0行和第1行，在第二探查步骤中基于从第0行和第1行读取的数据，判断所述闪存模块是否通过测试，从而在对nvr阵列的第0行进行测试的同时，也同步对第1行进行了测试，提高了内建自测试的检测覆盖率，进而也就提高了测试准确率。进一步地，以取反码作为变换规则，无需将读取的数据与写入的数据进行比对即可得出判断出所述闪存模块是否通过测试，也不必保存写入的数据，只需根据读取的数据即可完成判断，简化了算法，提高了测试的效率。附图说明图1是本专利技术实施例中对芯片的闪存模块进行内建自测试示意图；图2是本专利技术实施例一中用于嵌入式快闪存储器的内建自测试方法流程图；图3是本专利技术实施例二中用于嵌入式快闪存储器的内建自测试装置结构框图。具体实施方式正如
技术介绍
部分所分析的，现有技术中用于嵌入式快闪存储器的内建自测试方法其测试准确率较低，产品在通过了内建自测试之后，仍有可能在用户实际使用时出现质量问题。为此，本专利技术提供了一种用于嵌入式快闪存储器的内建自测试方法。在第一探查步骤中将原始测试数据按照一定的变换规则进行变换，以获得变换后数据，将所述原本文档来自技高网...

【技术保护点】
一种用于嵌入式快闪存储器的内建自测试方法，包括：第一探查步骤、模拟老化步骤、第二探查步骤，其特征在于，所述第一探查步骤包括：生成原始测试数据；获取测试数据变换规则；根据所述原始测试数据和所述变换规则，生成变换后数据，所述变换规则具体为：变换后数据＝0xff‑原始测试数据，其中，0xff为全1序列；将所述原始测试数据和所述变换后数据分别写入闪存模块中nvr阵列的第0行和第1行，不保存写入的数据；所述第二探查步骤包括：分别读取所述闪存模块中nvr阵列的第0行和第1行的数据；基于从第0行和第1行读取的数据，判断所述闪存模块是否通过测试，具体是：只根据读取的数据来判断出是否测试通过，判断过程中不将读取的数据与写入的数据进行对比，将从第0行和第1行读取的数据相加，若相加后结果为0xff，则测试通过，若相加后结果为0xff以外的任何值，则测试未通过。

【技术特征摘要】
1.一种用于嵌入式快闪存储器的内建自测试方法，包括：第一探查步骤、模拟老化步骤、第二探查步骤，其特征在于，所述第一探查步骤包括：生成原始测试数据；获取测试数据变换规则；根据所述原始测试数据和所述变换规则，生成变换后数据，所述变换规则具体为：变换后数据＝0xff-原始测试数据，其中，0xff为全1序列；将所述原始测试数据和所述变换后数据分别写入闪存模块中nvr阵列的第0行和第1行，不保存写入的数据；所述第二探查步骤包括：分别读取所述闪存模块中nvr阵列的第0行和第1行的数据；基于从第0行和第1行读取的数据，判断所述闪存模块是否通过测试，具体是：只根据读取的数据来判断出是否测试通过，判断过程中不将读取的数据与写入的数据进行对比，将从第0行和第1行读取的数据相加，若相加后结果为0xff，则测试通过，若相加后结果为0xff以外的任何值，则测试未通过。2.如权利要求1所述的用于嵌入式快闪存储器的内建自测试方法，其特征在于，所述nvr阵列为nvr1阵列或nvr2阵列，所述nvr阵列包括第0行和第1行，所述第0行和所述第1行的容量均为256字节或128字节。3.一种用于嵌入式快闪存储器的内建自测试装置，包括：第一探查模块、模拟老化模块、第二探查模块，其特征在于，所述第一探查模块包括：第一数据生成子模块、变换规则获取子模块、第二数据生成子模块、数据写入子模块；所述第二探查模块包括：数据读取子模块、判断子模...

【专利技术属性】
技术研发人员：任栋梁，钱亮，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31