封装装置及其导线架及导线架的制作方法制造方法及图纸

本发明专利技术揭露一种封装装置及其导线架和导线架的制作方法，该制作方法包括于一载板的一表面形成一第一图案化光阻层及一图案化导线层；于第一图案化光阻层及图案化导线层上形成一第二图案化光阻层及一图案化导电柱层；移除第一图案化光阻层及第二图案化光阻层，并于对应位置中形成一介电材料层；移除载板以暴露原与载板接触的图案化导线层及介电材料层；于原与载板接触的图案化导线层及介电材料层上形成一第三图案化光阻层；通过第三图案化光阻层移除部分的图案化导线层以及部分的图案化导电柱层，以形成一干扰消除槽；以及移除第三图案化光阻层。本发明专利技术可以加强其抗干扰的能力，可以避免在导线架的使用、制作及运送过程中损伤其导电线路。

Packaging device and its lead frame and method for manufacturing lead frame

The invention discloses a packaging device and lead frame and lead frame manufacturing method, the manufacturing method comprises a carrier plate on a surface forming a first patterned photoresist layer and a patterned conductive layer; a second patterned photoresist layer and a patterned conductive column layer is formed on the first patterned photoresist layer and the patterned conductor the first layer; removing the patterned photoresist layer and the two patterned photoresist layer, and a dielectric layer is formed on the corresponding position; remove the carrier plate to expose the contact with the original board patterned conductive layer and a dielectric material layer; forming a patterned photoresist layer third in contact with the carrier plate patterned conductor the dielectric layer and material layer through a patterned conductor layer; the third part of the patterned photoresist layer is removed and part of the patterned conductive column layer, to form a groove and eliminate interference; remove the third pattern light Barrier layer. The invention can strengthen the anti-interference ability, and can avoid damaging the conductive circuit in the use, manufacture and transportation of the wire carrier.

【技术实现步骤摘要】

本专利技术是关于一种封装装置及其导线架及导线架的制作方法，特别关于一种利用增层法制作的封装装置及其导线架及导线架的制作方法。
技术介绍
在高度信息化社会的今日，多媒体应用市场不断地急速扩张，集成电路封装技术也朝集成电路封装的数字化、网络化、区域连接化以及使用人性化的趋势发展。为达到上述的要求，电子组件必须配合高速处理化、多功能化、集成化（Integrated）以及小型轻量化等多方面的要求，也因此集成电路封装技术也跟着朝向微型化、高密度化发展。其中球栅阵列封装（BallGridArray，BGA）、芯片尺寸封装（Chip-ScalePackage，CSP）、覆晶封装（FlipChipPackage，F/C）、多芯片模块（Multi-ChipModule，MCM）以及四方扁平无脚封装（QuadFlatNo-leadPackage,QFN）等高密度集成电路封装技术也因应而生。其中，QFN封装技术为了因应高通讯速度以及高频操作而使用的导线架，将使集成电路封装具有低功率电路、高频收发等产品特性。现行的导线架皆是利用减层法所制作，其除了限制其线宽及线距，亦有导电线路外露的缺陷。以下是以图1A至图1L简单说明现行的导线架制作方法。如图1A所示，是于一载板10上形成一导电层11，其可利用压合组板的方式形成。再如图1B所示，是于载板10上以曝光显影技术形成一图案化光阻层12。接着，再如图1C所示，于图案化光阻层12中以电镀技术形成铜柱层13。接着，再搭配图1D所示，以蚀刻技术移除图案化光阻层12，而于载板10上留下铜柱层13。再如图1E所示，接着以压模的方式形成介电材料层14包覆铜柱层13。再如图1F所示，研磨介电材料层14以露出铜柱层13的上表面131。接着，如图1G所示，利用激光切割技术将载板10与导电层11分离。再如图1H所示，利用回蚀（Etchback）技术降低铜柱层13的高度。接着请再参照图1I所示，利用压膜技术于前述半成品二侧形成光阻层15。再如图1J所示，利用曝光显影技术将靠近导电层11一侧的光阻层图案化，形成一图案化光阻层151。接着，搭配图1K所示，再利用蚀刻技术，并依据图案化光阻层151而移除对应的导电层11，以形成一图案化导电层111。最后再搭配图1L所示，移除光阻层15以及图案化光阻层151，形成一导线架1。承图1L所示，导线架1的图案化导电层111为导电线路，然而其是外露于介电材料层，因此在后续使用、制作或运送的过程中容易造成损伤。另外，由于导线架若应用于高通讯速度以及高频操作的状态下，其抗干扰的能力也将不可忽视，因此如何改善以及精进上述问题，实属当前一重要课题。
技术实现思路
有鉴于此，本专利技术的一目的在于提供一种具有干扰消除功能的封装装置及其导线架及导线架的制作方法，以加强其抗干扰的能力。本专利技术的另一目的在于提供一种封装装置及其导线架及导线架的制作方法以避免在导线架的使用、制作及运送过程中损伤其导电线路。为达上述目的，本专利技术提供一种导线架，其包括一图案化导线层、一图案化导电柱层以及一介电材料层。图案化导线层具有多个第一开孔。图案化导电柱层具有多个第二开孔及至少一干扰消除槽。其中，干扰消除槽是对应于至少一第一开孔而设置。介电材料层形成于第一开孔及第二开孔中。依据本专利技术的一实施例，介电材料层至少包含一铸模化合物，其具有酚醛基树脂、环氧基树脂或硅基树脂至少一。依据本专利技术的一实施例，介电材料层具有相对设置的一第一表面及一第二表面，第一表面是突出于图案化导电柱层的一表面，而第二表面是突出于图案化导线层的一表面。另外，为达上述目的，本专利技术提供一种封装装置，其包括一图案化导线层、一图案化导电柱层、一介电材料层以及一主动组件。图案化导线层具有多个第一开孔。图案化导电柱层具有多个第二开孔及至少一干扰消除槽。其中，干扰消除槽是对应于该些第一开孔的至少一个而设置。介电材料层形成于第一开孔及第二开孔中。主动组件是至少部分对应于干扰消除槽而设置于图案化导线层。依据本专利技术的一实施例，介电材料层至少包含一铸模化合物，其具有酚醛基树脂、环氧基树脂和硅基树脂至少其中一种。依据本专利技术的一实施例，介电材料层具有相对设置的一第一表面及一第二表面，第一表面是突出于图案化导电柱层的一表面，而第二表面是突出于图案化导线层的一表面。依据本专利技术的一实施例，主动组件是产生一无线信号、一微波信号或一辐射信号。前述的该些信号在由主动组件本体发射后，将有部分进入干扰消除槽，再搭配将干扰消除槽接地，以消除该些信号对主动组件本身或对其他组件的干扰。另外，为达上述目的，本专利技术提供一种导线架的制作方法，其包括步骤S01至步骤S10。步骤S01是于一载板的一表面形成一第一图案化光阻层，且第一图案化光阻层具有多个第一开孔。步骤S02是于第一图案化光阻层的该些第一开孔中形成一图案化导线层。步骤S03是于第一图案化光阻层及图案化导线层上形成一第二图案化光阻层，且第二图案化光阻层具有多个第二开孔。步骤S04是于第二图案化光阻层的该些第二开孔中形成一图案化导电柱层。步骤S05是移除第一图案化光阻层及第二图案化光阻层，以形成对应于第一图案化光阻层及第二图案化光阻层的多个第三开孔。步骤S06是于第三开孔中形成一介电材料层。步骤S07是移除载板，以暴露与图案化导电柱层对向侧的图案化导线层及部分的介电材料层。步骤S08是于图案化导线层及暴露的介电材料层形成一第三图案化光阻层，其具有至少一第四开孔。步骤S09是移除与第四开孔对应位置的图案化导线层以及部分的图案化导电柱层，以形成一干扰消除槽。步骤S10是移除第三图案化光阻层。依据本专利技术的一实施例，载板是由金属复合材或金属与非金属叠设而成。依据本专利技术的一实施例，图案化导线层是通过电镀技术、无电镀技术、溅镀技术或蒸镀技术所形成。另外，介电材料层是通过真空压模技术或铸模技术所形成。依据本专利技术的一实施例，于介电材料层形成后，介电材料层的一表面是突出于图案化导电柱层的一表面。另外，于移除第三图案化光阻层后，介电材料层的一表面是突出于图案化导线层的一表面。换句话说，图案化导电柱层以及图案化导线层皆是内缩于介电材料层，以避免刮伤。承上所述，依据本专利技术的一种封装装置及其导线架及导线架的制作方法是利用增层法制作导线架，使介电材料层能够突出于图案化导线层，因此能够减少作为导电线路的图案化导电层于使用、制作或运送的过程中受损的机率。另外，在制程当中，可一并于导线架上制作至少一干扰消除槽，并将会产生干扰信号的主动组件对应干扰消除槽设置，将可吸收干扰信号而使得封装装置得以正常运作。在参阅图式及随后描述的实施方式后，所属
具有通常知识者便可了解本专利技术的其它目的、优点以及本专利技术的技术手段及实施态样。附图说明图1A至图1L为现有的一种导线架的制作方法示意图。图2是本专利技术的实施例的导线架的示意图。图3是图2的导线架的分解示意图。图4是图2的部分导线架的俯视示意图。图5是本专利技术的实施例的封装装置的示意图。图6A至图6J是本专利技术的实施例的一种导线架的制作方法示意图。附图标记1导线架10载板11导电层111图案化导电层12图案化光阻层13铜柱层131上表面14介电材料层15光阻层151图案化光阻层2导线架21图案化导线层211第一开孔212表面21A主本文档来自技高网...

【技术保护点】
一种导线架的制作方法，其特征在于，包含：形成一第一图案化光阻层于一载板的一表面，该第一图案化光阻层具有多个第一开孔；形成一图案化导线层于该第一图案化光阻层的该些第一开孔中；形成一第二图案化光阻层于该第一图案化光阻层及该图案化导线层上，该第二图案化光阻层具有多个第二开孔；形成一图案化导电柱层于该第二图案化光阻层的该些第二开孔中；移除该第一图案化光阻层及该第二图案化光阻层，以形成对应于该第一图案化光阻层及该第二图案化光阻层的多个第三开孔；形成一介电材料层于该第三开孔中；移除该载板，以暴露该图案化导线层及部分的该介电材料层；形成一第三图案化光阻层于该图案化导线层及暴露的该介电材料层，其具有至少一第四开孔；移除与该第四开孔对应位置的该图案化导线层以及部分的该图案化导电柱层，以形成一干扰消除槽；以及移除该第三图案化光阻层。

【技术特征摘要】
1.一种导线架的制作方法，其特征在于，包含：形成一第一图案化光阻层于一载板的一表面，该第一图案化光阻层具有多个第一开孔；形成一图案化导线层于该第一图案化光阻层的该些第一开孔中；形成一第二图案化光阻层于该第一图案化光阻层及该图案化导线层上，该第二图案化光阻层具有多个第二开孔；形成一图案化导电柱层于该第二图案化光阻层的该些第二开孔中；移除该第一图案化光阻层及该第二图案化光阻层，以形成对应于该第一图案化光阻层及该第二图案化光阻层的多个第三开孔；形成一介电材料层于该第三开孔中；移除该载板，以暴露该图案化导线层及部分的该介电材料层；形成一第三图案化光阻层于该图案化导线层及暴露的该介电材料层，其具有至少一第四开孔；移除与该第四开孔对应位置的该图案化导线层以及部分的该图案化导电柱层，以形成一干扰消除槽；以及移除该第三图案化光阻层。2.如权利要求1所述的导线架的制作方法，其特征在于：该载板是由金属复合材或金属与非金属叠设而成。3.如权利要求1所述的导线架的制作方法，其特征在于：该图案化导线层是通过电镀技术、无电镀技术、溅镀技术或蒸镀技术所形成。4.如权利要求1所述的导线架的制作方法，其特征在于：该介电材料层是通过真空压模技术或铸模技术所形成。5.如权利要求1所述的导线架的制作方法，其特征在于：于该介电材料层形成后，该介电材料层的一表面是突出于该图案化导电柱层的一表面。6.如权利要求1所述的导线架的制作方法，其特征在于：于移除该第三图案化光阻层后，该介电材料层的一表面是突出于该图案化导线层的一表面。7.一种导线架，其特征在...

【专利技术属性】
技术研发人员：陈玟琳，曾昭崇，蔡宪铭，许诗滨，许哲玮，
申请(专利权)人：恒劲科技股份有限公司，
类型：发明
国别省市：中国台湾;71