半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法。该制作半导体元件的方法为首先提供一基底，该基底上具有一鳍状结构，然后形成一第一浅沟隔离于鳍状结构周围，将鳍状结构分隔为一第一部分与一第二部分，以及形成一第二浅沟隔离于第一部分及第二部分之间。

Semiconductor element and manufacturing method thereof

The invention discloses a semiconductor component and a manufacturing method thereof. The method for manufacturing semiconductor element for a substrate is provided, having a fin structure on the substrate, then forming a first shallow trench isolation on the fin structure around the fin structure is divided into a first part and a second part, and forming a second shallow trench isolation in the first and two part.

【技术实现步骤摘要】

本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种于鳍状结构与鳍状结构之间制作浅沟隔离的方法。
技术介绍
近年来，随着场效晶体管(fieldeffecttransistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(finfieldeffecttransistor,FinFET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(draininducedbarrierlowering,DIBL)效应，并可以抑制短通道效应(shortchanneleffect,SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的通道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(thresholdvoltage)亦可通过调整栅极的功函数而加以调控。在现行的鳍状场效晶体管元件制作工艺中，鳍状结构经由分割后通常会填入绝缘物形成浅沟隔离。然而被分隔后的鳍状结构与鳍状结构之间的浅沟隔离通常会因制作工艺的因素形成扩口并影响后续栅极结构的设置。因此如何改良现有鳍状场效晶体管制作工艺与架构即为现今一重要课题。
技术实现思路
为解决上述问题，本专利技术优选实施例公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一鳍状结构，然后形成一第一浅沟隔离于鳍状结构周围，将鳍状结构分隔为一第一部分与一第二部分，以及形成一第二浅沟隔离于第一部分及第二部分之间。本专利技术另一实施例公开一种半导体元件，其包含：一基底；一鳍状结构设于基底上，该鳍状结构包含一第一部分以及一第二部分；以及一第一浅沟隔离设于第一部分及第二部分之间，且第一浅沟隔离具有一凹陷部。附图说明图1至图10为本专利技术优选实施例制作一半导体元件的方法示意图；图11为本专利技术另一实施例的半导体元件结构示意图。主要元件符号说明12基底14第一区域16第二区域18衬垫氧化层20衬垫氮化层22硬掩模24鳍状结构26沟槽28绝缘层30浅沟隔离32开口34第一部分36第二部分38绝缘层40浅沟隔离42凹陷部44栅极绝缘层46栅极结构48栅极结构50多晶硅材料52间隙壁54源极/漏极区域56外延层58接触洞蚀刻停止层60层间介电层62金属栅极64金属栅极66介质层68高介电常数介电层70功函数金属层72低阻抗金属层74接触洞蚀刻停止层76层间介电层80上凹表面82谷点84顶点86突起部h高度具体实施方式请参照图1至图10，图1至图10为本专利技术优选实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，例如一硅基底或硅覆绝缘(silicononinsulator,SOI)基板，并于基底12上定义一第一区域14与一第二区域16。在本实施例中，第二区域16优选于后续制作工艺中用来形成鳍状结构之间的浅沟隔离，第一区域14则为第二区域16旁的区域，或更具体而言第二区域16旁用来形成鳍状结构晶体管的主动区域。然后依序形成一衬垫氧化层18、一衬垫氮化层20以及一由氧化物所构成的硬掩模22于基底12上，并进行一光刻暨蚀刻制作工艺，去除部分硬掩模22、部分衬垫氮化层20与部分衬垫氧化层18，以于基底12中上形成鳍状结构24以及一沟槽26环绕鳍状结构24。接着如图2所示，进行一可流动式化学气相沉积(flowablechemicalvapordeposition,FCVD)制作工艺形成一绝缘层28于硬掩模22上并填满沟槽26。其中绝缘层28可包含氧化物，例如二氧化硅，但不局限于此。如图3所示，随后进行一平坦化制作工艺，例如利用化学机械研磨(chemicalmechanicalpolishing,CMP)去除部分绝缘层28、硬掩模22与衬垫氮化层20，使剩余的绝缘层28上表面与衬垫氧化层18上表面切齐并同时形成一浅沟隔离30于鳍状结构24周围。如图4所示，接着进行一光刻暨蚀刻制作工艺，例如先形成一图案化掩模(图未示)于部分鳍状结构24与浅沟隔离30上并暴露第二区域14，然后利用蚀刻去除未被图案化掩模所遮蔽的部分衬垫氧化层18与部分鳍状结构24，以于鳍状结构24中形成一开口32并同时将鳍状结构24分隔为一第一部分34与第二部分36。然后如图5所示，进行一原子沉积(atomiclayerdeposition,ALD)制作工艺以形成一绝缘层38于第一部分34与第二部分36上并填满开口32。在本实施例中，所形成的绝缘层38优选包含氧化物，例如二氧化硅，但不局限于此。如图6所示，接着进行一蚀刻制作工艺去除部分绝缘层38与部分浅沟隔离30，使浅沟隔离30上表面略低于鳍状结构24上表面并同时形成另一浅沟隔离40于第二区域16，特别是鳍状结构24的第一部分34与第二部分36之间。值得注意的是，由于第一部分34与第二部分36之间的浅沟隔离40是以ALD方式所形成，而浅沟隔离30则是以可流动式化学气相沉积(FCVD)制作工艺来形成的，两者蚀刻选择比不同，因此以蚀刻去除部分绝缘层38形成浅沟隔离40与降低浅沟隔离30高度时设于第一区域14的浅沟隔离30优选维持一平坦表面而第二区域16的浅沟隔离40则具有一凹陷部42。然后如图7所示，先形成一栅极绝缘层44于鳍状结构24的第一部分34与第二部分36表面以及第二区域16的鳍状结构24侧壁，再形成栅极结构46于第一区域14的鳍状结构24上以及形成栅极结构48于第二区域16的浅沟隔离40上。栅极结构46、48的制作方式可依据制作工艺需求以先栅极(gatefirst)制作工艺、后栅极(gatelast)制作工艺的先高介电常数介电层(high-kfirst)制作工艺以及后栅极制作工艺的后高介电常数介电层(high-klast)制作工艺等方式制作完成。以本实施例的后高介电常数介电层制作工艺为例，可先于鳍状结构24与浅沟隔离40上形成优选包含多晶硅材料50所构成的栅极结构46、48，然后于栅极结构46、48侧壁形成间隙壁52，其中间隙壁52可选自由二氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的群组，但不局限于此。接着于间隙壁52两侧的鳍状结构24以及/或基底12中形成一源极/漏极区域54及/或外延层56，并选择性于源极/漏极区域54及/或外延层56的表面形成一金属硅化物(图未示)。如图8所示，然后形成一接触洞蚀刻停止层58于栅极结构46、48与基底12上，其中接触洞蚀刻停止层58可选择任何具有应力的材料，例如可选自由氮化硅以及氮碳化硅所构成的群组，但并不局限于此。接着形成一层间介电层60于接触洞蚀刻停止层58与鳍状结构24上，并进行一平坦化制作工艺，例如利用CMP去除部分层间介电层60与部分接触洞蚀刻停止层58以暴露出由多晶硅材料50所构成的栅极电极，使栅极电极上表面与层间介电层60上表面齐平。其中层间介电层60可由任何包含氧化物的绝缘材料所构成，例如四乙氧基硅烷(Tetraethylorthosilicate,TEOS)本文档来自技高网...

【技术保护点】
一种制作半导体元件的方法，包含：提供一基底，该基底上具有一鳍状结构；形成一第一浅沟隔离于该鳍状结构周围；将该鳍状结构分隔为一第一部分与一第二部分；以及形成一第二浅沟隔离于该第一部分及该第二部分之间。

【技术特征摘要】
1.一种制作半导体元件的方法，包含：提供一基底，该基底上具有一鳍状结构；形成一第一浅沟隔离于该鳍状结构周围；将该鳍状结构分隔为一第一部分与一第二部分；以及形成一第二浅沟隔离于该第一部分及该第二部分之间。2.如权利要求1所述的方法，还包含：在形成该第一浅沟隔离后形成一开口于该鳍状结构中并由此将该鳍状结构分隔为该第一部分及该第二部分；进行一原子沉积制作工艺以形成一绝缘层于该第一部分及该第二部分并填入该开口；以及进行一蚀刻制作工艺去除部分该第一浅沟隔离及该绝缘层以形成该第二浅沟隔离。3.如权利要求1所述的方法，其中该第二浅沟隔离包含一凹陷部。4.如权利要求3所述的方法，其中该凹陷部包含一上凹表面，该上凹表面包含一谷点(valleypoint)与二顶点，且该二顶点分别接触该第一部分及该第二部分。5.如权利要求4所述的方法，其中该第一浅沟隔离的上表面与该二顶点齐平。6.如权利要求1所述的方法，其中该第一浅沟隔离的上表面为一平面。7.如权利要求1所述的方法，还包含：形成一栅极绝缘层于该第一部分及该第二部分上；形成一栅极结构于该第二浅沟隔离上；形成一间隙壁于该栅极结构周围；以及将该栅极结构转换为一金属栅极。8.一种半导体元件，包含...

【专利技术属性】
技术研发人员：曾奕铭，梁文安，黄振铭，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71