一种基于ZYNQ架构的GNSS接收机板卡制造技术

技术编号:15544626 阅读:158 留言:0更新日期:2017-06-05 15:43
本发明专利技术提供了一种基于ZYNQ架构的GNSS接收机板卡,GNSS接收机板卡包括有一ZYNQ处理器和中频数据输入端,ZYNQ7处理器配置有:外设控制器,该外设控制器外挂有QSPI FLASH存储器、SDRAM存储器和UART传输器;双核处理器和FPGA处理器,双核处理器的其中一个内核用于运行GNSS接收机操作系统,另一个内核用于进行定位解算,FPGA处理器具有GNSS基带数据处理单元;GNSS基带数据处理单元用于处理输入到FPGA处理器的中频数据以得到应用于双核处理器端的定位解算的原始数据;双核处理器的其中一个内核通过总线读取原始数据进行解算,解算结果或者原始数据通过UART传输器8输出给用户。本发明专利技术提供的基于ZYNQ架构的GNSS接收机板卡实现了高精度GNSS板卡的低成本、低功耗、高集成度的需求。

A GNSS receiver board based on ZYNQ architecture

The present invention provides a board GNSS receiver based on ZYNQ architecture, GNSS receiver includes a ZYNQ processor and if data input, ZYNQ7 processor configuration: peripheral controller, the peripheral controller plug-in QSPI FLASH memory, SDRAM memory and UART transmission device; dual core processor and FPGA processor, one of the kernel to run the GNSS receiver operating system dual core processor, another kernel for positioning solution, FPGA processor with GNSS baseband data processing unit; GNSS baseband data processing unit for processing the input data to the frequency of FPGA processor to obtain original data location is applied to the dual core processor end solution; one of the dual core processor a bus to read the original data through the kernel solution, the solution or the original data through the UART transmitter output 8 For users. The GNSS receiver board provided by the invention realizes the requirement of the low cost, low power consumption and high integration of the high-precision GNSS card ZYNQ.

【技术实现步骤摘要】
一种基于ZYNQ架构的GNSS接收机板卡
本专利技术涉及测绘领域,具体涉及一种基于ZYNQ架构的GNSS接收机板卡。
技术介绍
Zynq平台是赛灵思公司(Xilinx)推出的基于Xilinx可编程SoC(SystemonChip,片上系统)架构的行业第一个低功耗、低成本、系统性强、灵活性高的可扩展处理平台。Zynq平台由两部分组成:处理器系统PS(ProcessingSystem,简称PS)和可编程逻辑PL(ProgrammableLogic,简称PL)。PS部分以ARMCortex-A9双核处理器为核心,配有AXI互联矩阵,以太网、UART等通用外设控制器等,提供了全面的操作系统支持。PL部分基于Xilinx7系列FPGA架构,提供了通用硬件可编程资源,包括CLB(ConfigurableLogicBlocks,可配置逻辑块)、IOB(Input/OutputBlocks,输入输出块)、时钟资源、高性能ADC、DSP、BlockRAM(块随机存储器)等。GNSS(GlobalNavigationSatelliteSystem,全球导航卫星系统)泛指所有的卫星导航系统,包括全球的、区域的和增强的,如美国的GPS、俄罗斯的Glonass、欧洲的Galileo、中国的北斗卫星导航系统,以及相关的增强系统。随着中国北斗卫星导航系统的发展,国产高精度多模多频板卡也陆续研制成功,大多数板卡的处理器系统和可编程逻辑单元分别使用两个芯片实现,在功耗、体积、成本、性能方面都有很大的提升空间。现有板卡中存在功耗大、体积大、成本高的问题。
技术实现思路
本专利技术提供了一种用于测绘的基于Zynq平台的高精度定位板卡设计,旨在解决针对现有板卡中存在功耗大、体积大、成本高的问题,采用的技术方案为:一种基于ZYNQ架构的GNSS接收机板卡,GNSS接收机板卡包括有一ZYNQ7处理器和中频数据输入端,中频数据输入端用于输入中频数据至ZYNQ7处理器;ZYNQ7处理器配置有:QSPIFLASH控制器、DDR控制器、UART控制器,QSPIFLASH控制器上外挂有QSPIFLASH存储器,DDR控制器上外挂有SDRAM存储器,UART(UniversalAsynchronousReceiverandTransmitter,通用异步收发传输器)控制器用于控制UART传输器给用户TTL格式的电平;双核处理器和一个独立的FPGA处理器,双核处理器和FPGA处理器通过AXI总线进行数据的交互,双核处理器的其中一个内核用于运行GNSS接收机操作系统,另一个内核用于进行定位解算,FPGA处理器具有GNSS基带数据处理单元;GNSS基带数据处理单元用于处理输入到FPGA处理器的中频数据以得到应用于双核处理器端的定位解算的原始数据;双核处理器的其中一个内核通过总线读取原始数据进行解算,解算结果或者原始数据通过UART传输器8输出给用户。上述的基于ZYNQ架构的GNSS接收机板卡,其中,ZYNQ7处理器包含ARMCortex-A9双核处理器和一个独立的xilinxArtix-7系列的FPGA处理器。上述的基于ZYNQ架构的GNSS接收机板卡,其中,双核处理器和FPGA处理器之间的数据交互采用AXI总线访问BRAM控制器实现,BRAM控制器总线宽度为32,深度为65536字节;双核处理器的两个内核之间通过共享内存传输和接收数据,双核处理器的其中一个内核用于运行linux操作系统。上述的基于ZYNQ架构的GNSS接收机板卡,其中,中频数据输入端用于接受接收天线传送过来的GPS、北斗系统的卫星信号,完成接收信号的射频处理功能,实现接收信号射频到中频信号的转换,提供中频数据给GNSS基带数据处理单元作为输入。上述的基于ZYNQ架构的GNSS接收机板卡,其中,GNSS基带数据处理单元设有分别包括GPS、北斗信号通道的基带处理部分,通道个数根据硬件资源使用情况决定。上述的基于ZYNQ架构的GNSS接收机板卡,其中,定位解算模块根据GNSS基带数据处理单元得到的包括原始观测量伪距和载波相位信息进行处理得到接收机的位置和速度信息,通过UART输出给用户;处理方法包括最小二乘法、加权最小二乘法、卡尔曼滤波法。上述的基于ZYNQ架构的GNSS接收机板卡,其中,QSPIFLASH控制器上外挂有128Mb的QSPIFLASH存储器,用于存储用户数据。上述的基于ZYNQ架构的GNSS接收机板卡,其中,DDR控制器上外挂有4096Mb的LPDDR2SDRAM存储器,用于系统程序运行。上述的基于ZYNQ架构的GNSS接收机板卡,其中,还包括时钟输入模块。上述的基于ZYNQ架构的GNSS接收机板卡,其中,GNSS基带数据处理单元通过本地码产生器和本地载波产生器复现接收伪码和接收载波信号,实现接收信号的解调和解扩功能,以捕获、跟踪基带信号,捕获方案基于匹配滤波器+FFT的方法实现,捕获以后利用Costas环和DLL环完成对各捕获卫星信号的连续跟踪,进而完成对信号的解调、解扩和观测量的提取;电文处理完成卫星电文的BIT同步、帧同步功能后,结束卫星电文的提取。本专利技术的优点在于:1、本专利技术的设计与传统的接收机设计方法相比,接收机处理器只有一片ZYNQ但包含三个处理器核,有效满足接收机各功能及资源的需求,硬件成本大幅度降低,体积大幅度缩小。2、本专利技术的设计与传统的接收机设计方法相比,ZYNQ平台内部模块控制器及参数配置简单方便,可根据用户需求快速设置,大幅度减少开发周期。3、本专利技术的设计与传统的接收机设计方法相比,数据交互采用处理器内部总线,可靠性和稳定性大幅提高。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述,本专利技术及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图,重点在于示出本专利技术的主旨。图1为本专利技术提供的一种基于ZYNQ架构的GNSS接收机板卡的示意图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本专利技术的技术方案。本专利技术的较佳实施例详细描述如下,然而除了这些详细描述外,本专利技术还可以具有其他实施方式。本专利技术提供了一种基于ZYNQ架构的GNSS接收机板卡,GNSS接收机板卡包括有一ZYNQ处理器和中频数据输入端1,中频数据输入端1用于输入中频数据至ZYNQ处理器;ZYNQ处理器配置有:QSPIFLASH控制器、DDR控制器、UART控制器,QSPIFLASH控制器上外挂有QSPIFLASH存储器6,DDR控制器上外挂有SDRAM存储器7,UART控制器用于控制UART传输器8给用户TTL电平;双核处理器和一个独立的FPGA处理器2,双核处理器和FPGA处理器2通过AXI总线3进行数据的交互,双核处理器的其中一个内核4用于运行GNSS接收机操作系统,另一个内核5用于进行定位解算,FPGA处理器2具有GNSS基带数据处理单元11;GNSS基带数据处理单元11本文档来自技高网...
一种基于ZYNQ架构的GNSS接收机板卡

【技术保护点】
一种基于ZYNQ架构的GNSS接收机板卡,其特征在于,GNSS接收机板卡包括有一ZYNQ处理器和中频数据输入端,中频数据输入端用于输入中频数据至ZYNQ处理器;ZYNQ处理器配置有:QSPI FLASH控制器、DDR控制器、UART控制器,QSPI FLASH控制器上外挂有QSPI FLASH存储器,DDR控制器上外挂有SDRAM存储器,UART控制器用于控制UART传输器给用户TTL电平;双核处理器和一个独立的FPGA处理器,双核处理器和FPGA处理器通过AXI总线进行数据的交互,双核处理器的其中一个内核用于运行GNSS接收机操作系统,另一个内核用于进行定位解算,FPGA处理器具有GNSS基带数据处理单元;GNSS基带数据处理单元用于处理输入到FPGA处理器的中频数据以得到应用于双核处理器端的定位解算的原始数据;双核处理器的其中一个内核通过总线读取原始数据进行解算,解算结果或者原始数据通过UART传输器8输出给用户。

【技术特征摘要】
1.一种基于ZYNQ架构的GNSS接收机板卡,其特征在于,GNSS接收机板卡包括有一ZYNQ处理器和中频数据输入端,中频数据输入端用于输入中频数据至ZYNQ处理器;ZYNQ处理器配置有:QSPIFLASH控制器、DDR控制器、UART控制器,QSPIFLASH控制器上外挂有QSPIFLASH存储器,DDR控制器上外挂有SDRAM存储器,UART控制器用于控制UART传输器给用户TTL电平;双核处理器和一个独立的FPGA处理器,双核处理器和FPGA处理器通过AXI总线进行数据的交互,双核处理器的其中一个内核用于运行GNSS接收机操作系统,另一个内核用于进行定位解算,FPGA处理器具有GNSS基带数据处理单元;GNSS基带数据处理单元用于处理输入到FPGA处理器的中频数据以得到应用于双核处理器端的定位解算的原始数据;双核处理器的其中一个内核通过总线读取原始数据进行解算,解算结果或者原始数据通过UART传输器8输出给用户。2.如权利要求1所述的基于ZYNQ架构的GNSS接收机板卡,其特征在于,ZYNQ处理器包含ARMCortex-A9双核处理器和一个独立的Artix-7系列的FPGA处理器。3.如权利要求2所述的基于ZYNQ架构的GNSS接收机板卡,其特征在于,双核处理器和FPGA处理器之间的数据交互采用AXI总线访问BRAM控制器实现,BRAM控制器总线宽度为32,深度为65536字节;双核处理器的两个内核之间通过共享内存传输和接收数据,双核处理器的其中一个内核用于运行linux操作系统。4.如权利要求1所述的基于ZYNQ架构的GNSS接收机板卡,其特征在于,中频数据输入端用于接受接收天线传送过来...

【专利技术属性】
技术研发人员:张兴智王超张沛尧刘强丘烺
申请(专利权)人:上海华测导航技术股份有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1