一种基于CPCI总线的双冗余可重构星载计算机系统技术方案

本发明专利技术公开了一种基于CPCI总线的双冗余可重构星载计算机系统，设计基于CPCI总线的计算机系统支持双机热备份模式，并可同时独立完成各自工作任务,满足了国内外软件无线电技术对硬件平台的通用化、标准化、模块化、可重构需求，以及星载电子设备的冗余设计需要兼顾长寿命与高可靠性的要求；通过设计灵活的逻辑控制电路，可由多种方式实现计算机系统重构，提高了计算机系统的安全性与可靠性；双冗余的计算机系统原理图完全一致，实现了硬件平台通用化、标准化、模块化的目标；本计算机系统的背板支持至少两个、至多八个插槽，可根据不同的任务需求方便配置功能板卡，具有可扩展的特点。

A dual redundant reconfigurable on-board computer system based on CPCI bus

The invention discloses a dual redundant CPCI bus based on reconfigurable on-board computer system, computer system design of CPCI bus support hot standby mode based on independent and complete their tasks, to meet the domestic and foreign software radio technology on the hardware platform of the universal, standardized, modular, reconfigurable demand well, the redundant design of spaceborne electronic equipment needs to take into account the requirements of long life and high reliability; the control circuit through the design of flexible logic, can be achieved by a variety of methods for computer system reconstruction, improve the security and reliability of computer system; computer system principle diagram of double redundancy completely consistent, universal, hardware platform was realized. The standardization and modularization of the computer system; back support at least two and at most eight slots, according to different tasks Demand convenient configuration function boards, with scalable features.

【技术实现步骤摘要】
一种基于CPCI总线的双冗余可重构星载计算机系统
本专利技术属于
，具体涉及一种基于CPCI总线的双冗余可重构星载计算机系统。
技术介绍
软件无线电技术的基本思想是在模块化、通用的硬件平台基础上，通过软件技术实现硬件配置，具有灵活的可重构特性。其中的关键技术之一就是实现计算机系统可重构功能，系统可重构是提高计算机安全性与可靠性的重要手段之一。冗余设计是对星载关键电子设备要求之一，目的是减少单点失效，提高任务可靠性。在总线架构上，CPCI总线是软件无线电硬件平台经常采用的总线接口方式。1994年，为达到在嵌入式领域应用PCI总线的目的，国际工业计算机制造者联合会在PCI总线电气规范的基础上，提出了CPCI高性能工业总线标准。CPCI总线因具有可热插拔、高开放性、高可靠性的特点，在工控计算机和通信产品领域有着广泛的应用。通常CPCI总线中只有一个系统卡，因此不能实现系统卡的重构，同时不满足星载电子设备的冗余设计要求。例如，中国专利CN102571317A，名称为软件无线电系统中基于PCI总线的数据同步方法及系统，其中采用的便是单处理器模块的架构，即只有一个系统卡。
技术实现思路
针对国内外软件无线电技术对硬件平台的通用化、标准化、模块化、可重构需求，以及星载电子设备的冗余设计需要兼顾长寿命与高可靠性的要求，本专利技术提出一种基于CPCI总线的双冗余可重构星载计算机系统。一种基于CPCI总线的双冗余可重构星载计算机系统，包括两个系统卡和一个背板；两个系统卡通过背板上的CPCI总线连接；所述系统卡包括处理器、控制逻辑以及底部接插件；所述处理器与控制逻辑相连，处理器通过底部接插件与背板相连，逻辑控制也通过底部接插件与背板相连；所述控制逻辑根据接收的重构指令控制本系统卡的处理器处于当班或者非当班状态；同时，将非对方系统卡发送的重构指令通过CPCI总线发送给对方系统卡的控制逻辑；其中，所述重构指令为从外部接收的遥控指令，或者从本系统卡内的处理器接收的重构指令，再或者从对方系统卡接收的重构指令；并且，控制逻辑当接收到一次复位指令后，控制所在系统卡的处理器进行复位；在所在系统卡为当前当班状态下，控制逻辑连续两次接收到复位指令后，控制所在系统卡的处理器复位并为非当班状态，并通过CPCI总线向对方控制逻辑发送复位指令和“本系统卡为当班系统卡”重构指令。进一步的，所述系统卡还包括时钟信号控制电路；所述控制逻辑包括信号方向控制电路和复位信号控制电路；所述处理器包括仲裁器、IDSEL译码器和中断控制器；将两个系统卡分别定义为系统卡A和系统卡B，则将系统卡A中包括的模块分别定义为：处理器A、控制逻辑A、时钟信号控制电路A；将系统卡B中包括的模块分别定义为：处理器B、控制逻辑B、时钟信号控制电路B；则，在将系统卡A重构为当班系统卡，且将系统卡B重构为非当班系统卡时：所述控制逻辑A中的复位信号控制电路为处理器A提供本地复位信号，同时控制本系统卡中的信号方向控制电路经由接插件将复位信号发送给系统卡B；信号方向控制电路A控制所述时钟信号控制电路A为处理器A提供本地时钟，同时通过底板接插件为系统卡B提供时钟；信号方向控制电路A控制处理器A中的中断控制器作为整个系统的中断控制器；信号方向控制电路A控制处理器A中的IDSEL译码器作为整个系统的IDSEL译码器；信号方向控制电路A使能处理器A中仲裁器为作为整个系统的仲裁器；所述控制逻辑B中的信号方向控制电路B接收复位信号，并发送给处理器B；时钟信号控制电路B通过底板接插件获取CPCI时钟作为处理器B的本地时钟；信号方向控制电路B控制处理器B中的中断控制器禁止作为整个系统的中断控制器；信号方向控制电路B控制处理器B中的IDSEL译码器禁止作为整个系统的IDSEL译码器，同时为处理器B提供CPCI总线的IDSEL信号；信号方向控制电路B控制禁止处理器B中仲裁器为作为系统CPCI总线的仲裁器。较佳的，所述处理器的型号为MPC8245。较佳的，所述处理器A的仲裁器的总线允许信号引脚与处理器B的仲裁器的请求信号引脚相连；所述处理器A的仲裁器的请求信号引脚与处理器B的仲裁器总线允许信号引脚的相连。较佳的，所述处理器A的中断控制器的引脚与处理器B的中断控制器的中断请求信号引脚相连；所述处理器A的中断控制器的中断请求信号引脚与处理器B的中断控制器的引脚相连。进一步的，所述时钟信号控制电路包括晶振与时钟buffer；其中，时钟buffer的型号为CY2309；晶振的信号输出端连接芯片CY2309的REF参考端；信号方向控制电路的控制信号接入芯片CY2309的使能控制端S1与S2，控制信号由此控制芯片CY2309输出时钟信号或者不输出时钟信号；芯片CY2309的信号输出端CLKA1为本系统卡输出时钟信号，输出端CLKBA1为另外一个系统卡输出时钟信号。进一步的，所述信号方向控制电路接收本地重构指令、外部遥控指令、2次复位命令以及对方系统卡发送的重构指令；信号方向控制电路对本地重构指令、外部遥控指令、2次复位命令采取或操作后，将得到的结果A再与对方系统卡发送的重构指令进行与操作，得到系统重构指令PCI-DIR；其中，当对方系统卡发送的重构指令为“本系统卡为当班系统卡的”重构指令时，对方系统卡发送的重构指有效，作为系统重构指令PCI-DIR；当本地重构指令、外部遥控指令或2次复位命令为“本系统卡为非当班系统卡的”重构指令时，结果A有效，作为系统重构指令PCI-DIR。进一步的，所述信号方向控制电路包括型号为74HC157的U39器件和型号为74HC245的U36器件；U39的A1引脚与本系统卡产生的本地复位信号相连；S引脚为控制引脚，接收系统重构指令PCI_DIR，Q1引脚与U36的B0引脚连接；U36的A0引脚与接插件连接，DIR引脚接收系统重构指令PCI_DIR；当系统重构指令PCI_DIR为低电平时，U39的A1引脚与Q1引脚接通，Q1引脚将A1引脚从本系统卡本地复位信号发送给U36的B0引脚，A0引脚接收后通过接插件发给对方系统卡；当系统重构指令PCI_DIR为高电平时，U36的A0引脚通过接插件接收对方系统卡发送的系统复位信号，B0引脚将该系统复位信号发送给本系统卡的处理器。进一步的，当系统重构指令PCI_DIR为低电平时，本系统卡提供系统中断控制器，CPCI总线上的中断信号PCI_INTA#、PCI_INTB#、PCI_INTC#、PCI_INTD#经过U36的引脚B1-B4分别连接至本系统卡中的处理器；本系统卡的引脚Q3和Q4输出时钟信号输出使能信号，为系统提供同步时钟。进一步的，当对方系统卡上的系统重构指令PCI_DIR为低电平时，对方系统卡提供系统中断控制器，CPCI总线上的中断信号PCI_INTA#、PCI_INTB#、PCI_INTC#、PCI_INTD#经过U36的引脚B1-B4分别连接至对方系统卡中的处理器；本系统卡的引脚Q3和Q4不输出时钟信号输出使能信号，整个系统的时钟信号由对方系统卡提供。本专利技术具有如下有益效果：(1)设计基于CPCI总线的计算机系统支持双机热备份模式，并可同时独立完成各自工作任务，满足了国内外软件无线电技术对硬件平台的通用化、标准化、模块化、可重构需求，以及星载本文档来自技高网...

【技术保护点】
一种基于CPCI总线的双冗余可重构星载计算机系统，其特征在于，包括两个系统卡和一个背板；两个系统卡通过背板上的CPCI总线连接；所述系统卡包括处理器、控制逻辑以及底部接插件；所述处理器与控制逻辑相连，处理器通过底部接插件与背板相连，逻辑控制也通过底部接插件与背板相连；所述控制逻辑根据接收的重构指令控制本系统卡的处理器处于当班或者非当班状态；同时，将非对方系统卡发送的重构指令通过CPCI总线发送给对方系统卡的控制逻辑；其中，所述重构指令为从外部接收的遥控指令，或者从本系统卡内的处理器接收的重构指令，再或者从对方系统卡接收的重构指令；并且，控制逻辑当接收到一次复位指令后，控制所在系统卡的处理器进行复位；在所在系统卡为当前当班状态下，控制逻辑连续两次接收到复位指令后，控制所在系统卡的处理器复位并为非当班状态，并通过CPCI总线向对方控制逻辑发送复位指令和“本系统卡为当班系统卡”重构指令。

【技术特征摘要】
1.一种基于CPCI总线的双冗余可重构星载计算机系统，其特征在于，包括两个系统卡和一个背板；两个系统卡通过背板上的CPCI总线连接；所述系统卡包括处理器、控制逻辑以及底部接插件；所述处理器与控制逻辑相连，处理器通过底部接插件与背板相连，逻辑控制也通过底部接插件与背板相连；所述控制逻辑根据接收的重构指令控制本系统卡的处理器处于当班或者非当班状态；同时，将非对方系统卡发送的重构指令通过CPCI总线发送给对方系统卡的控制逻辑；其中，所述重构指令为从外部接收的遥控指令，或者从本系统卡内的处理器接收的重构指令，再或者从对方系统卡接收的重构指令；并且，控制逻辑当接收到一次复位指令后，控制所在系统卡的处理器进行复位；在所在系统卡为当前当班状态下，控制逻辑连续两次接收到复位指令后，控制所在系统卡的处理器复位并为非当班状态，并通过CPCI总线向对方控制逻辑发送复位指令和“本系统卡为当班系统卡”重构指令。2.如权利要求1所述的一种基于CPCI总线的双冗余可重构星载计算机系统，其特征在于，所述系统卡还包括时钟信号控制电路；所述控制逻辑包括信号方向控制电路和复位信号控制电路；所述处理器包括仲裁器、IDSEL译码器和中断控制器；将两个系统卡分别定义为系统卡A和系统卡B，则将系统卡A中包括的模块分别定义为：处理器A、控制逻辑A、时钟信号控制电路A；将系统卡B中包括的模块分别定义为：处理器B、控制逻辑B、时钟信号控制电路B；则，在将系统卡A重构为当班系统卡，且将系统卡B重构为非当班系统卡时：所述控制逻辑A中的复位信号控制电路为处理器A提供本地复位信号，同时控制本系统卡中的信号方向控制电路经由接插件将复位信号发送给系统卡B；信号方向控制电路A控制所述时钟信号控制电路A为处理器A提供本地时钟，同时通过底板接插件为系统卡B提供时钟；信号方向控制电路A控制处理器A中的中断控制器作为整个系统的中断控制器；信号方向控制电路A控制处理器A中的IDSEL译码器作为整个系统的IDSEL译码器；信号方向控制电路A使能处理器A中仲裁器为作为整个系统的仲裁器；所述控制逻辑B中的信号方向控制电路B接收复位信号，并发送给处理器B；时钟信号控制电路B通过底板接插件获取CPCI时钟作为处理器B的本地时钟；信号方向控制电路B控制处理器B中的中断控制器禁止作为整个系统的中断控制器；信号方向控制电路B控制处理器B中的IDSEL译码器禁止作为整个系统的IDSEL译码器，同时为处理器B提供CPCI总线的IDSEL信号；信号方向控制电路B控制禁止处理器B中仲裁器为作为系统CPCI总线的仲裁器。3.如权利要求2所述的一种基于CPCI总线的双冗余可重构星载计算机系统，其特征在于，所述处理器的型号为MPC8245。4.如权利要求3所述的一种基于CPCI总线的双冗余可重构星载计算机系统，其特征在于，所述处理器A的仲裁器的总线允许信号引脚与处理器B的仲裁器的请求信号引脚相连；所述处理器A的仲裁器的请求信号引脚与处理器B的仲裁器总线允许信号引脚的相连。5.如权利要求3或4所述的一种基于CPCI总线的双冗余可重构星载计算机系统，其特征在于，所述处理器A的中断控制器的引脚与处理器B的中断控制器的中断请求...

【专利技术属性】
技术研发人员：刘振星，高丁，张振，孙立超，张琦，
申请(专利权)人：山东航天电子技术研究所，
类型：发明
国别省市：山东,37