一种雷达导引头信号处理器FPGA的功能验证方法技术

本发明专利技术涉及一种雷达导引头信号处理器FPGA测试方法，用于对FPGA的功能进行长时间连续的观测，实现对信号处理器FPGA功能，特别是设计稳健性的自动化检测，从而充分验证FPGA的功能。本发明专利技术依靠计算机上的观测界面软件和DSP的数据处理软件来进行。对于DSP的数据处理软件，主要实现它的接收数据、处理数据(剔除无效数，查找帧头，计算校验和)、转发数据等功能，利用DSP开发工具CCS进行代码编写，并烧写进DSP中便可实现。对于观测界面，主要实现它的发送数据、接收数据、显示记录等功能，利用VC++6.0开发工具基于MFC进行界面的代码编写。观测界面软件和DSP的数据处理软件组成了本发明专利技术测试软件。该方法只需要通过观测界面就能够直观的观察到FPGA的工作状态，操作简单易行。

A functional verification method for radar seeker signal processor FPGA

The invention relates to a radar seeker signal processor FPGA test method for the function of FPGA was observed continuously for a long time, to achieve the function of FPGA signal processor, especially the automatic detection of design robustness, so as to fully verify the function of FPGA. The invention relies on the observation interface software on the computer and the data processing software of the DSP. For the DSP data processing software, mainly to achieve its receiving data, processing data (excluding invalid number, search frame header, calculate the checksum), forwarding data and other functions, the code written using DSP development tool CCS, and burned into the DSP can be realized. For the observation interface, it mainly realizes the functions of sending data, receiving data, displaying records and so on, and using VC++6.0 development tools to code the interface based on MFC. The test software is composed of the observation interface software and the data processing software of DSP. The method only needs to observe the working state of the FPGA directly through the observation interface, and the operation is simple and easy.

【技术实现步骤摘要】
一种雷达导引头信号处理器FPGA的功能验证方法
本专利技术涉及一种本专利技术涉及一种雷达导引头信号处理器领域，具体涉及一种雷达导引头信号处理器FPGA测试方法。
技术介绍
雷达导引头信号处理器FPGA是否实现所要求的功能，我们需要对其进行验证。在以往的验证过程中，对FPGA串口通信的验证，是将计算机与信号处理器的RS422标准串口连接，信号处理器加电工作后，一方面在计算机上利用“串口精灵”软件发送数据，数据通过FPGA传递给DSP，利用DSP的开发软件CCS加断点观察DSP收到的数据是否与“串口精灵”发送的数据相同；另一方面，利用DSP向计算机发送数据，数据通过FPGA传递给计算机，利用计算机上的“串口精灵”软件观察收到的数据是否与DSP的发送数据相同。而对于FPGA上报自检报告是否正确，也需要利用DSP的开发软件CCS加断点进行观察。从以上方法看，我们以往对FPGA的功能都只是进行单次的观测验证，而没有对其进行长时间的不间断的累计观测，这样FPGA功能的稳定性和可靠性并没有得到验证。因此，我们设计一种累计观测的方法，通过百万甚至千万次的观测结果来进行验证，在验证功能的同时对其稳定性和可靠性也进行了充分验证。
技术实现思路
要解决的技术问题为了避免现有技术的不足之处，本专利技术提出一种雷达导引头信号处理器FPGA的功能验证方法。技术方案一种雷达导引头信号处理器FPGA的功能验证方法，其特征在于步骤如下：步骤1：DSP首先发送一组数据，经过FPGA，观测界面收到该组数据后被触发，开始发送固定数据，并且记发送数据1次；所述的固定数据由十六进制表示，每组数据为一个固定长度的数组，该数组头两位均为帧头，最后一位为校验和，中间为数据位，数据位的每位相同，校验和由数据位上数据累加后取低八位得到；步骤2：观测界面发出一组数据后，经由计算机串口发送到FPGA，FPGA再将该组数据发送给DSP；步骤3：DSP收到FPGA发送来的一组数据，所述的数据包括由FPGA产生的无效数、帧头、数据位和校验和；剔除无效数，查找帧头，计算校验和并判断校验和是否正确：若校验和正确，则将数据转发给FPGA；若校验和错误，则认为接收到的数据错误，转发一组特定的数给FPGA；步骤4：FPGA接收到由DSP转发来的一组数据，再将该组数据经由串口发送给观测界面；步骤5：观测界面收到来自FPGA的一组数据，查找帧头，计算校验和，若校验和计算正确，则观测界面记接收数据正确1次；若校验和计算不正确，则观测界面记接收数据错误1次，若接收到一组特定数，则观测界面记接收数据错误1次，同时观测界面将记录正确或错误的次数显示出来；步骤6：观测界面收到数据后，再发送一组固定数据，回到步骤1，如此循环往复。步骤3中所述的特定的数：头两位为帧头，最后一位为校验和，中间数据位都为EE。一种对FPGA上报自检报告给DSP进行验证的方法，其特征在于将观测界面传输数据的数据位的某一位定义成自检标志位，当观测界面发出的数据中自检标志位有效时，DSP收到这组数据后进行处理，得到自检标志位有效，DSP对FPGA上报的自检报告进行检测，判断自检报告是否正确，得出的判断结果利用DSP发送的数据发回给观测界面，观测界面收到这组来自DSP的数据后，进行处理得出自检报告是否正确的结果，并显示于观测界面上。有益效果本专利技术提出的一种雷达导引头信号处理器FPGA的功能验证方法，可以实现对信号处理器FPGA功能，特别是设计稳健性的自动化检测。改变了以往只通过若干次观测结果来验证信号处理器的方法，而是通过百万甚至千万次的测试结果来验证信号处理器。目前，该方法已在某型号项目的信号处理器FPGA的功能验证中得到应用，并且该方法只需要通过观测界面就能够直观的观察到FPGA的工作状态，操作简单易行，所以在该信号处理器的高低温试验、温度循环试验和交验中也得到了应用。附图说明图1FPGA测试方法流程图图2DPS数据处理软件流程图图3观测界面软件流程图具体实施方式现结合实施例、附图对本专利技术作进一步描述：对于FPGA串口通信功能的具体验证方法如下：DSP首先发送一组数据，经过FPGA，观测界面收到该组数据后被触发，开始发送固定数据，该数据由十六进制表示，每组数据为一个固定长度的数组，该数组头两位均为帧头，最后一位为校验和，中间为数据位，每位数据相同，可根据需要进行设置，校验和由数据位上数据累加后取低八位得到；观测界面收到来自DSP的数据后，发送一组固定数据，并且记发送数据1次；观测界面发出一组数据后，经由计算机串口发送到FPGA，FPGA再将该组数据发送给DSP；DSP收到FPGA发送来得一组数据，其中包括无效数(FPGA产生的)、帧头、数据位和校验和，对其剔除无效数，查找帧头，计算校验和并判断校验和是否正确，若处理结果正确，则将数据位的数据转发给FPGA，若校验和计算不正确，则认为接收到的数据错误，转发一组特定的数，长度固定，头两位为帧头，最后一位为校验和，可采取中间数据位都为EE；FPGA接收到由DSP转发来的一组数据，再将该组数据经由串口发送给观测界面；观测界面收到来自FPGA的一组数据，查找帧头，计算校验和，若校验和计算正确，则观测界面记“接收数据正确”1次，若校验和计算不正确，则观测界面记“接收数据错误”1次，若接收到一组特定数，则认为接收到的数据错误，若接收数据的数据位为一组固定值，例如EE，则观测界面记“发送数据错误”1次，同时观测界面将记录正确或错误的次数显示出来；观测界面收到数据后，再向DSP发送一组固定数据，如此循环往复。可以通过上述方法对FPGA上报自检报告给DSP进行验证。将观测界面传输数据的某一位定义成自检标志位，当观测界面发出的数据中自检标志位有效时，DSP收到这组数据后进行处理，得到自检标志位有效，DSP对FPGA上报的自检报告进行检测，判断自检报告是否正确，得出的判断结果利用DSP发送的数据发回给观测界面，观测界面收到这组来自DSP的数据后，进行处理得出自检报告是否正确的结果，并显示于观测界面上。根据上述方法，我们可以对FPGA的功能进行长时间连续的观测，从而充分验证FPGA的功能。整个验证过程，我们主要依靠的是计算机上的观测界面软件和DSP的数据处理软件来进行，这两者组成了本项目测试软件。目前，主流的雷达导引头信号处理器为DSP+FPGA架构，DSP实现数据处理功能，FPGA实现信号处理功能、上报自检报告和目标报告给DSP并且提供DSP与导弹、伺服单元进行通信的RS422标准串口以及RS422标准的测试串口。信号处理器上的DSP和FPGA均设计了JTAG接口，各类测试可通过仿真器进行；并且信号处理器通过RS422标准的测试串口和计算机进行通信，使得计算机可通过信号处理器内部的一些寄存器查询到信号处理器的相关工作状态。本专利技术主要依靠计算机上的观测界面软件和DSP的数据处理软件来进行。对于DSP的数据处理软件，主要实现它的接收数据、处理数据(剔除无效数，查找帧头，计算校验和)、转发数据等功能，利用DSP开发工具CCS进行代码编写，并烧写进DSP中便可实现。对于观测界面，主要实现它的发送数据、接收数据、显示记录等功能，利用VC++6.0开发工具基于MFC进行界面的代码编写。观测界面软件和DS本文档来自技高网...

【技术保护点】
一种雷达导引头信号处理器FPGA的功能验证方法，其特征在于步骤如下：步骤1：DSP首先发送一组数据，经过FPGA，观测界面收到该组数据后被触发，开始发送固定数据，并且记发送数据1次；所述的固定数据由十六进制表示，每组数据为一个固定长度的数组，该数组头两位均为帧头，最后一位为校验和，中间为数据位，数据位的每位相同，校验和由数据位上数据累加后取低八位得到；步骤2：观测界面发出一组数据后，经由计算机串口发送到FPGA，FPGA再将该组数据发送给DSP；步骤3：DSP收到FPGA发送来的一组数据，所述的数据包括由FPGA产生的无效数、帧头、数据位和校验和；剔除无效数，查找帧头，计算校验和并判断校验和是否正确：若校验和正确，则将数据转发给FPGA；若校验和错误，则认为接收到的数据错误，转发一组特定的数给FPGA；步骤4：FPGA接收到由DSP转发来的一组数据，再将该组数据经由串口发送给观测界面；步骤5：观测界面收到来自FPGA的一组数据，查找帧头，计算校验和，若校验和计算正确，则观测界面记接收数据正确1次；若校验和计算不正确，则观测界面记接收数据错误1次，若接收到一组特定数，则观测界面记接收数据错误1次，同时观测界面将记录正确或错误的次数显示出来；步骤6：观测界面收到数据后，再发送一组固定数据，回到步骤1，如此循环往复。...

【技术特征摘要】
1.一种雷达导引头信号处理器FPGA的功能验证方法，其特征在于步骤如下：步骤1：DSP首先发送一组数据，经过FPGA，观测界面收到该组数据后被触发，开始发送固定数据，并且记发送数据1次；所述的固定数据由十六进制表示，每组数据为一个固定长度的数组，该数组头两位均为帧头，最后一位为校验和，中间为数据位，数据位的每位相同，校验和由数据位上数据累加后取低八位得到；步骤2：观测界面发出一组数据后，经由计算机串口发送到FPGA，FPGA再将该组数据发送给DSP；步骤3：DSP收到FPGA发送来的一组数据，所述的数据包括由FPGA产生的无效数、帧头、数据位和校验和；剔除无效数，查找帧头，计算校验和并判断校验和是否正确：若校验和正确，则将数据转发给FPGA；若校验和错误，则认为接收到的数据错误，转发一组特定的数给FPGA；步骤4：FPGA接收到由DSP转发来的一组数据，再将该组数据经由串口发送给观测界面；步骤5：观测界面收到来自FPGA的一组数据，查找帧头，计算校验和，若校验和计算正...

【专利技术属性】
技术研发人员：马瑞，吴迪，薛安翔，魏政，张都川，万红进，王乐，
申请(专利权)人：西安电子工程研究所，
类型：发明
国别省市：陕西,61