具有可调整内存边界的嵌入式存储器块制造技术

本发明专利技术公开了具有可调整内存边界的嵌入式存储器块。提供了一种用于配置存储器块部分的集成电路。所述集成电路可以包括被分区成第一和第二存储器块部分的存储器块。所述第一存储器块部分具有第一存储器类型，并且所述第二存储器块部分具有不同于所述第一存储器类型的第二存储器类型。所述集成电路进一步包括被配置成用于接收配置数据的控制电路。所述配置数据可以包括存储器分区信息，所述存储器分区信息用于当未使用所述第一存储器块部分的一部分时，将所述第一和第二存储器块部分重新分区成第一和第二重新分区的存储器块部分。所述存储器分区信息还可以包括存储器分区约束，所述存储器分区约束包括所述第二重新分区的存储器块部分的起始点地址和要在所述第二重新分区的存储器块部分中分区的若干至少一个内存段。

Embedded memory block with adjustable memory margin

An embedded memory block having an adjustable memory margin is disclosed. An integrated circuit for configuring a memory block portion is provided. The integrated circuit may include a memory block partitioned into first and second memory block portions. The first memory block section has a first memory type, and the second memory block section has a second memory type that is different from the first memory type. The integrated circuit further includes a control circuit configured to receive configuration data. The configuration data may include a memory partition, the memory partition information for when not using the first memory part part of the block, the first and second memory block partition into memory blocks part of the first and second re zoning. The memory partition information can also include memory partition constraints, the memory partition constraints include the second re partition memory blocks part of the starting point and address some to partition the blocks in the memory portion of the second partition in at least one memory segment.

【技术实现步骤摘要】
具有可调整内存边界的嵌入式存储器块本申请要求于2015年11月24日提交的美国专利申请号14/951,352的优先权，该申请特此通过引用以其全部内容结合在此。
技术介绍
如FPGA等可编程设备通常包括数以千计的可编程逻辑单元，可编程逻辑单元使用逻辑门和/或查找表的组合来执行逻辑操作。可编程设备还包括具有被适配于特定逻辑操作的专用逻辑设备(比如，加法器、乘法和累加电路、锁相环和嵌入式存储器块)的许多功能块。嵌入式存储器块可以是可编程设备中的重要部件。嵌入式存储器块可以允许在设备内进行批量数据存储，而无需进行耗时的设备外存储器访问。在一些可编程设备中，嵌入式存储器块可以被组织成两种不同的存储器类型，比如，配置闪存(CFM)和用户闪存(UFM)。在这些设备中，CFM用于存储用来配置IC设备的配置位流(也被称为配置位或配置数据)。UFM用于存储用户数据和其他信息。在存储器容量是固定的常规嵌入式存储器方案中，可以将存储器的预设量分配给CFM和UFM。然而，在一些情况下，可以压缩配置数据来减少存储器存储要求和配置时间。可以使用压缩比来确定将配置位存储在CFM中所需的存储器的量。因为不同的电路设计将具有不同的配置位，所以针对配置位的压缩比可能变化。然而，这种可变性可能导致预设大小的CFM内未充分利用的存储器，这浪费了可以用作附加UFM存储设备的存储器资源空间。
技术实现思路
根据本专利技术，提供了用于配置具有可调整内存边界的嵌入式存储器块的装置和方法。应当认识到，可以采用多种方式(比如，过程、器件、系统或装置)来实施本专利技术。以下描述了本专利技术的几个专利技术性实施例。提供了一种集成电路。该集成电路包括被分区成第一和第二存储器块部分的存储器块。第一存储器块部分包括第一存储器类型的存储器元件。第二存储器块部分包括第二存储器类型的存储器元件。例如，第一存储器类型是配置闪存，并且第二存储器类型是用户闪存。控制电路被配置用于接收配置数据，该配置数据包括用于将存储器块重新分区成第一和第二重新分区的存储器块部分的存储器分区信息。存储器分区信息可以包括关于未使用的存储器的在对集成电路的设计编译操作期间从第一存储器块部分中导出的信息。未使用的存储器可以从第一存储器块部分中移除并且分配给第二存储器块部分。这种配置形成了第一和第二重新分区的存储器块部分，由此，第一重新分区的存储器块部分包括第一存储器块部分减去未使用的存储器，并且第二重新分区的存储器块部分包括第二存储器块部分和未使用的存储器。提供了一种用于使用在计算设备上实施的计算机辅助设计工具来配置集成电路设备的方法，该集成电路设备具有被划分成第一存储器块部分和第二存储器块部分的存储器块。该方法包括生成集成电路设备的配置数据并压缩该配置数据。然后，通过分析压缩的配置数据来确定第一存储器块中是否存在未使用的存储器。响应于该确定而调整第一存储器块部分和第二存储器块部分中的每一个存储器块部分的存储器容量。然后，基于指定了针对第二存储器块部分的存储器分区约束的用户输入来对第二存储器块部分进行分区。提供了另一种用于配置集成电路的方法。该方法包括接收集成电路的自定义逻辑设计数据，该集成电路具有被分区成第一存储器类型的第一部分和不同于第一存储器类型的第二存储器类型的第二部分的存储器块。通过分析自定义逻辑设计来确定存储器块的第一部分中的未使用的存储器的量。响应于确定未使用的存储器的量超过预定阈值而将存储器块重新分区成第一存储器类型的第一重新分区的部分和第二存储器类型的第二重新分区的部分。从附图以及以下对优选实施例的详细描述，本专利技术的进一步的特征、其性质以及各种优点将更加明显。附图说明图1是根据本专利技术的实施例的说明性集成电路的图示。图2是根据本专利技术的实施例的说明性系统环境的图示，在该系统环境中，可以使用逻辑设计系统来配置集成电路。图3是根据本专利技术的实施例的用于生成配置数据的逻辑设计系统的图示，该配置数据用于在可编程集成电路中实施自定义电路设计。图4是根据本专利技术的实施例的具有控制器和核心逻辑电路的说明性集成电路的图示。图5是根据本专利技术的实施例的用于设计自定义逻辑电路和执行时序分析的说明性步骤的流程图。图6A是根据本专利技术的实施例的具有存储器块的说明性集成电路的图示，该存储器块具有两个存储器块部分。图6B是根据本专利技术的实施例的图6A中所示出的集成电路的存储器块的详图。图7是根据本专利技术的实施例的用于修改存储器块中的存储器块部分的说明性存储器分析器工具的图示。图8是根据本专利技术的实施例的用于对集成电路中的存储器块执行存储器大小调整操作的说明性步骤的流程图。图9示出了根据本专利技术的实施例的用于基于第一存储器块部分中的未使用的存储器的量来将存储器块重新分区成第一重新分区的存储器块部分和第二重新分区的存储器块部分的说明性步骤。具体实施方式本文提供的实施例包括用于配置具有可调整内存边界的嵌入式存储器块的装置和方法。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节中的一些或全部具体细节的情况下实践本示例性实施例。在其他实例中，没有详细地描述公知的操作，以免不必要地模糊本实施例。图1是根据本专利技术的实施例的说明性集成电路10的图示。集成电路10具有用于将信号驱动远离集成电路10并且用于经由输入-输出(IO)引脚14从其他电路或设备中接收信号的IO电路12。如全局和局部垂直和水平导线和总线等互连资源16可以用于在集成电路10上路由信号。互连资源16包括固定互连(导线)和可编程互连(例如，对应固定互连之间的可编程连接)。与互连资源16相关联的可编程互连可以被认为是可编程逻辑区域18的一部分。可以使用互补金属氧化物半导体(CMOS)集成电路技术(作为示例)来形成存储器元件20。在可编程集成电路设备的上下文中，存储器元件20可以存储配置数据，并且因此有时被称为配置随机存取存储器(CRAM)单元。一般而言，可以采用阵列模式来安排配置随机存取存储器元件20。用户(例如，逻辑设计者)可以在编程操作期间为存储器元件阵列提供配置数据。一旦加载有配置数据，存储器元件20就可以选择性地控制(例如，打开和关闭)可编程逻辑区域18中的电路的部分，并且从而如所期望的自定义其功能。可以使用任何合适的架构来组织集成电路10的电路。例如，可编程逻辑区域18可以被组织成更大的可编程逻辑区域的一系列行和列，更大的可编程逻辑区域中的每一个可编程逻辑区域包含多个更小的区域。更大的区域有时被称为逻辑阵列块。更小的逻辑区域有时被称为逻辑元件。典型的逻辑元件可以包含查找表、寄存器、和可编程多路复用器。如果期望的话，可编程逻辑区域18可以安排在更多级或层中，其中多个大区域互连以形成逻辑的仍然更大的部分。当存储器元件20以阵列安排时，水平和垂直导体及相关联的控制电路可用于访问存储器元件20。控制电路例如可以用于清除所有或一些存储器元件。控制电路还可以将数据写入存储器元件20，并且可以从存储器元件20中读取数据。存储器元件20可以例如在CRAM阵列中加载有配置数据。然后，在系统中正常操作期间使用集成电路10之前，可以从存储器阵列中读取所加载的配置数据以确认适当的数据捕获。在图2中示出了用于设计和配置集成电路10的说明性系统环境。集成电路10可以安装在系统238中的电路板236上。本文档来自技高网...

【技术保护点】
一种集成电路，包括：存储器块，所述存储器块被分区成第一和第二存储器块部分，其中，所述第一存储器块部分包括第一存储器类型的存储器元件，并且其中，所述第二存储器块部分包括第二存储器类型的存储器元件；以及控制电路，所述控制电路接收配置数据，其中，所述配置数据包括用于将所述存储器块重新分区成第一和第二重新分区的存储器块部分的存储器分区信息。

【技术特征摘要】
2015.11.24 US 14/951,3521.一种集成电路，包括：存储器块，所述存储器块被分区成第一和第二存储器块部分，其中，所述第一存储器块部分包括第一存储器类型的存储器元件，并且其中，所述第二存储器块部分包括第二存储器类型的存储器元件；以及控制电路，所述控制电路接收配置数据，其中，所述配置数据包括用于将所述存储器块重新分区成第一和第二重新分区的存储器块部分的存储器分区信息。2.如权利要求1所述的集成电路，其中，所述存储器分区信息包括关于所述第一存储器块部分中的未使用的存储器的量的信息，所述信息在对所述集成电路的设计编译操作期间从所述第一存储器块部分中导出。3.如权利要求2所述的集成电路，其中，所述第一存储器块部分的所述未使用的存储器被分配给所述第二存储器块部分。4.如权利要求3所述的集成电路，其中，所述第一重新分区的存储器包括所述第一存储器块部分减去所述未使用的存储器，并且其中，所述第二重新分区的存储器块部分包括所述第二存储器块部分和所述未使用的存储器。5.如权利要求4所述的集成电路，其中，所述存储器分区信息进一步包括针对所述第二重新分区的存储器块部分的存储器分区约束，并且其中，所述存储器分区约束为所述第二重新分区的存储器块部分指定起始地址。6.如权利要求5所述的集成电路，其中，所述存储器分区约束进一步包括要在所述第二重新分区的存储器块部分中分区的至少一个内存段。7.如权利要求6所述的集成电路，其中，基于所述第二重新分区的存储器块部分的所述起始地址来向所述至少一个内存段分配内存段地址范围。8.如权利要求6所述的集成电路，进一步包括：存储电路，所述存储电路存储与所述第一重新分区的存储器块部分和所述第二重新分区的存储器块部分相关联的存储器地址数据，包括要在所述第二重新分区的存储器块部分中分区的所述至少一个内存段。9.如权利要求1所述的集成电路，其中，所述第一类型的所述存储器元件包括存储配置位的配置闪存，并且其中，第二类型的所述存储器元件包括用于存储用户数据的用户闪存。10.一种用于使用在计算设备上实施的计算机辅助设计工具来配置集成电路设备的方法，所述集成电路设备具有被划分成第一存储器块部分和第二存储器块部分的存储器块，所述方法包括：使用所述计算机辅助设计工具来生成所述集成电路设备的配置数据并压缩所述配置数据；使用所述计算机辅助设计工具来通过分析所压缩的配置数据来判定所述第一存储器块部分中是否存在未使用的存储器；以及响应于确定所述第一存储器块部分中存在所述未使用的存储器而调整所述第一存储器块部分的大小和所述第二存...

【专利技术属性】
技术研发人员：K·L·努恩，W·J·辉，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国,US