一种逐次逼近寄存器型模数转换器制造技术

本发明专利技术涉及模数转换技术，尤其涉及一种逐次逼近寄存器型模数转换器，包括取样比较器，数模转换器，控制器，寄存器，存储器，处理器和参考电路，比较器将输入模拟量与每个参考模拟量依次进行比较，并输出反映比较结果的一组组数字信号到存储器中，处理器读取并分析一时间段内的存储器中的数字信号，输出与该时间段对应的分析结果，实现处理器对分析结果的自学习更新过程；控制器从处理器接收分析结果，并根据分析结果改变参考模拟量或改变自身的控制信号，使得逐次逼近寄存器型模数转换器改变搜索策略，减少逼近次数，从而达到降低功耗，加快速度，增大分辨率的目的。

【技术实现步骤摘要】
一种逐次逼近寄存器型模数转换器
本专利技术涉及模数转换技术，尤其涉及一种逐次逼近寄存器型模数转换器。
技术介绍
ADC(Analog-to-DigitalConverter，模数转换器)是一种计算机与人，与真实世界的沟通的重要工具，它可以将真实世界中广泛存在的模拟信号转换为计算机可以识别的数字信号。目前市面上有很多ADC的类型，包括SARADC(SuccessiveApproximationRegisterADC，逐次逼近寄存器型模数转换器)，流水线型ADC，∑-Δ型ADC，FLASHADC等等。其中，SARADC是其中应用非常广泛的一种，它具有低功耗、低成本的优点。然而SARADC也有一些缺点，比如其每次进行A/D转换都需要从最高位逼近到最低位，这大大减慢了SARADC的速度；又比如其每次逼近都需要对电容进行充电、放电，这大大增加了SARADC的功耗；又由于其分辨率每提高1位，DAC所需电容大小呈指数增大，这也限制了其分辨率的提高。
技术实现思路
针对上述问题，本专利技术提出了一种逐次逼近寄存器型模数转换器，包括：比较器，包括一正相输入端、一反相输入端和一比较输出端；所述正相输入端用于接收一输入模拟量；数模转换器，包括一输入引脚、一参考电源引脚和一输出引脚；所述模数转换器通过所述输出引脚输出多个大小均不相同的参考模拟量；所述比较器的所述反相输入端与所述数模转换器连接；所述比较器通过所述反相输入端依次接收每个所述参考模拟量，并将所述输入模拟量与每个所述参考模拟量依次进行比较，并通过所述比较输出端输出反映比较结果的一数字信号；控制器，包括一第一控制输入端，一第二控制输入端，一控制输出端和一信号输出端；所述控制器的所述第一控制输入端与所述数模转换器的所述输入引脚连接，以接收所述数字信号；所述控制器的所述第一控制输出端与所述数模转换器的所述输入引脚连接，以将一第一控制信号输出至所述数模转换器中，所述第一控制信号用于控制所述数模转换器输出的所述参考模拟量的大小；所述控制器的所述信号输出端用于输出所述数字信号；寄存器，与所述控制器的所述信号输出端连接，用于接收并暂存所述控制器输出的所述数字信号；存储器，与所述寄存器连接，以从所述寄存器中提取暂存的所述数字信号并存储；处理器，包括一信号输入口，一第一控制输出口和一第二控制输出口；所述处理器的所述信号输入口与所述存储器连接，以接收并分析一预设的时间段内的所述数字信号，输出对应的分析结果；所述处理器的所述第一控制输出口与所述控制器的所述第二控制输入端连接，以将与所述时间段对应的所述分析结果输出至所述控制器内，以实现所述处理器对所述分析结果的自学习更新过程；参考电路，连接所述处理器的所述第二控制输出口，以接收与所述时间段对应的一第二控制信号；所述参考电路还与所述数模转换器的所述参考电源引脚连接，以根据所述第二控制信号输出一参考电压至所述数模转换器中；所述数模转换器对接收到的所述第一控制信号和所述参考电压进行权值计算形成所述参考模拟量。上述的逐次逼近寄存器型模数转换器，其中，所述控制器具有逻辑转换和数字输出的功能。上述的逐次逼近寄存器型模数转换器，其中，所述控制器根据所述分析结果变更控制模式。上述的逐次逼近寄存器型模数转换器，其中，所述控制模式包括：固定特定位数的电位，变化转换位数。上述的逐次逼近寄存器型模数转换器，其中，于分析得到所述数字信号的每一位均为1或均为0时，所述控制器通过所述第二控制信号将所述参考电路输出的参考电压的取值范围还原。上述的逐次逼近寄存器型模数转换器，其中，所述参考电路是电源为可编程控制的电源电路。上述的逐次逼近寄存器型模数转换器，其中，所述存储器包括非易失性挥发存储器。上述的逐次逼近寄存器型模数转换器，其中，所述存储器采用与CMOS工艺兼容的后端非易失性挥发存储器生产工艺制造。上述的逐次逼近寄存器型模数转换器，其中，所述存储器采用鳍式场效晶体管制成。有益效果：本专利技术使得逐次逼近寄存器型模数转换器的功耗能够自主学习并将自主学习的信息存储在存储模块中，使得逐次逼近寄存器型模数转换器根据存储模块中的信息改变搜索策略，减少逼近次数，从而达到降低功耗，加快速度，亦或是增大分辨率的目的。附图说明图1为本专利技术一实施例中逐次逼近寄存器型模数转换器的原理示意图；图2为本专利技术一实施例中逐次逼近寄存器型模数转换器的原理示意图；图3为本专利技术一实施例中逐次逼近寄存器型模数转换器的结构示意图；图4为本专利技术一实施例中存储器的单元结构的示意图；图5为本专利技术一实施例中逐次逼近寄存器型模数转换器的工作流程图；图6为本专利技术一实施例中逐次逼近寄存器型模数转换器的工作流程图；图7为本专利技术一实施例中逐次逼近寄存器型模数转换器的结构示意图；图8为图7所示的实施例中经过学习后的逐次逼近寄存器型模数转换器的部分结构示意图；图9为图7所示的实施例中经过学习后的逐次逼近寄存器型模数转换器的部分结构示意图；图10为本专利技术一实施例中逐次逼近寄存器型模数转换器的工作流程图；图11为本专利技术一实施例中逐次逼近寄存器型模数转换器的结构示意图；图12为本专利技术一实施例中经过学习后的逐次逼近寄存器型模数转换器的部分结构示意图。具体实施方式下面结合附图和实施例对本专利技术进行进一步说明。在一个较佳的实施例中，如图3所示，提出了一种逐次逼近寄存器型模数转换器300，可以包括：比较器310，包括一正相输入端、一反相输入端和一比较输出端；正相输入端用于接收一输入模拟量；数模转换器370，包括一输入引脚、一参考电源引脚和一输出引脚；模数转换器370通过输出引脚输出多个大小均不相同的参考模拟量；比较器310的反相输入端与数模转换器370连接；比较器310通过反相输入端依次接收每个参考模拟量，并将输入模拟量与每个参考模拟量依次进行比较，并通过比较输出端输出反映比较结果的一数字信号；控制器320，包括一第一控制输入端，一第二控制输入端，一控制输出端和一信号输出端；控制器320的第一控制输入端与数模转换器370的输入引脚连接，以接收数字信号；控制器320的第一控制输出端与数模转换器370的输入引脚连接，以将一第一控制信号输出至数模转换器370中，第一控制信号用于控制数模转换器370输出的参考模拟量的大小；控制器320的信号输出端用于输出数字信号；寄存器330，与控制器320的信号输出端连接，用于接收并暂存控制器320输出的数字信号；存储器340，与寄存器330连接，以从寄存器330中提取暂存的数字信号并存储；处理器350，包括一信号输入口，一第一控制输出口和一第二控制输出口；处理器350的信号输入口与存储器340连接，以接收并分析一预设的时间段内的数字信号，输出对应的分析结果；处理器350的第一控制输出口与控制器320的第二控制输入端连接，以将与时间段对应的分析结果输出至控制器320内，以实现处理器350对分析结果的自学习更新过程；参考电路360，连接处理器350的第二控制输出口，以接收与时间段对应的一第二控制信号；参考电路360还与数模转换器370的参考电源引脚连接，以根据第二控制信号输出一参考电压至数模转换器370中；数模转换器370对接收到的第一控制信号和参考电压进行权值计算形成参考模拟量。相比于正常的SRAADC，本实施例的优点本文档来自技高网...

【技术保护点】
一种逐次逼近寄存器型模数转换器，其特征在于，包括：比较器，包括一正相输入端、一反相输入端和一比较输出端；所述正相输入端用于接收一输入模拟量；数模转换器，包括一输入引脚、一参考电源引脚和一输出引脚；所述模数转换器通过所述输出引脚输出多个大小均不相同的参考模拟量；所述比较器的所述反相输入端与所述数模转换器连接；所述比较器通过所述反相输入端依次接收每个所述参考模拟量，并将所述输入模拟量与每个所述参考模拟量依次进行比较，并通过所述比较输出端输出反映比较结果的一数字信号；控制器，包括一第一控制输入端，一第二控制输入端，一控制输出端和一信号输出端；所述控制器的所述第一控制输入端与所述数模转换器的所述输入引脚连接，以接收所述数字信号；所述控制器的所述第一控制输出端与所述数模转换器的所述输入引脚连接，以将一第一控制信号输出至所述数模转换器中，所述第一控制信号用于控制所述数模转换器输出的所述参考模拟量的大小；所述控制器的所述信号输出端用于输出所述数字信号；寄存器，与所述控制器的所述信号输出端连接，用于接收并暂存所述控制器输出的所述数字信号；存储器，与所述寄存器连接，以从所述寄存器中提取暂存的所述数字信号并存储；处理器，包括一信号输入口，一第一控制输出口和一第二控制输出口；所述处理器的所述信号输入口与所述存储器连接，以接收并分析一预设的时间段内的所述数字信号，输出对应的分析结果；所述处理器的所述第一控制输出口与所述控制器的所述第二控制输入端连接，以将与所述时间段对应的所述分析结果输出至所述控制器内，以实现所述处理器对所述分析结果的自学习更新过程；参考电路，连接所述处理器的所述第二控制输出口，以接收与所述时间段对应的一第二控制信号；所述参考电路还与所述数模转换器的所述参考电源引脚连接，以根据所述第二控制信号输出一参考电压至所述数模转换器中；所述数模转换器对接收到的所述第一控制信号和所述参考电压进行权值计算形成所述参考模拟量。...

【技术特征摘要】
1.一种逐次逼近寄存器型模数转换器，其特征在于，包括：比较器，包括一正相输入端、一反相输入端和一比较输出端；所述正相输入端用于接收一输入模拟量；数模转换器，包括一输入引脚、一参考电源引脚和一输出引脚；所述模数转换器通过所述输出引脚输出多个大小均不相同的参考模拟量；所述比较器的所述反相输入端与所述数模转换器连接；所述比较器通过所述反相输入端依次接收每个所述参考模拟量，并将所述输入模拟量与每个所述参考模拟量依次进行比较，并通过所述比较输出端输出反映比较结果的一数字信号；控制器，包括一第一控制输入端，一第二控制输入端，一控制输出端和一信号输出端；所述控制器的所述第一控制输入端与所述数模转换器的所述输入引脚连接，以接收所述数字信号；所述控制器的所述第一控制输出端与所述数模转换器的所述输入引脚连接，以将一第一控制信号输出至所述数模转换器中，所述第一控制信号用于控制所述数模转换器输出的所述参考模拟量的大小；所述控制器的所述信号输出端用于输出所述数字信号；寄存器，与所述控制器的所述信号输出端连接，用于接收并暂存所述控制器输出的所述数字信号；存储器，与所述寄存器连接，以从所述寄存器中提取暂存的所述数字信号并存储；处理器，包括一信号输入口，一第一控制输出口和一第二控制输出口；所述处理器的所述信号输入口与所述存储器连接，以接收并分析一预设的时间段内的所述数字信号，输出对应的分析结果；所述处理器的所述第一控制输出口与所述控制器的所述第二控制输入端连接，以将与所述时间段对应的所述分析结果输出至...

【专利技术属性】
技术研发人员：王本艳，易敬军，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：上海,31