一种降低热载流子劣化的电平转换电路制造技术

一种降低热载流子劣化的电平转换电路，其包括第一和第二PMOS晶体管、第一和第二NMOS晶体管、反向器和热载流子抑制子电路；其中，第二PMOS晶体管和第二NMOS晶体管的节点构成电平转换电路的输出，并与第一PMOS晶体管的栅极相连；第二PMOS晶体管源端和外部高电压电源连接，第二NMOS晶体管的源端连接地电平；第一PMOS晶体管和第一NMOS晶体管的节点与第二PMOS晶体管栅极相连，第一PMOS晶体管源端和外部高电压电源连接，第一NMOS晶体管的源端连接地电平；第一反向器输入构成电平转换电路的输入，其输出与第一NMOS晶体管栅极和热载流子抑制子电路的输入相连，热载流子抑制子电路的输出与第二NMOS晶体管的栅极相连，以降低实际到达第二NMOS晶体管的电压。

【技术实现步骤摘要】
一种降低热载流子劣化的电平转换电路
本专利技术属于测试芯片设计
，尤其涉及一种降低热载流子劣化的电平转换电路。
技术介绍
在集成电路中，电平转换电路是重要的组成部分。电平转换电路中承受高电平的器件具有高工作电压和高驱动能力的特点。随着芯片尺寸的减小，特别是在用于一个典型的集成电路芯片的深亚微米技术中，器件特征尺寸，如栅氧化层厚度和沟道长度，都大大降低，芯片的供电电压、工作电压并没有相应减少很多，相应的电场强度增加了，导致了电子的运动速率增加。在高工作电压下，器件沟道内存较强的横向电场，使得载流子在输运过程中发生碰撞电离，产生额外的电子空穴对，部分热载流子注入栅氧化层，使得器件阈值电压上升，饱和电流和载流子迁移率下降等，这种现象称为HCI(热载流子注入)效应。HCI效应是器件设计中经常遇到的问题，是影响器件特性和可靠性的主要因素，尤其是NMOS器件，HCI累计效应会直接导致电平转换电路不能反转，失去转换功能。请参阅图1，图1为现有技术中电平由低到高的转换电路示意图。如图所示，该电路为用于具有内部低电压电源(VPPL)和外部高电压电源(VPPH)的集成电路电平转换电路，具有第一PMOS晶体管1及第二PMOS晶体管2，具有第一NMOS晶体管3和第二NMOS晶体管4，以及第一反向器5和第二反向器6；其中，第二PMOS晶体管2和第二NMOS晶体管4的节点11构成电平转换电路的输出OUT，并与第一PMOS晶体管1栅极相连；第二PMOS晶体管2源端和外部高电压电源连接，第二NMOS晶体管4的源端连接地电平。第一PMOS晶体管1和第一NMOS晶体管3的节点22与第二PMOS晶体管2栅极相连，第一PMOS晶体管1源端和外部高电压电源连接，第一NMOS晶体管3的源端连接地电平。反向器5输入构成电平转换电路的输入IN，其输出与第一NMOS晶体管3栅极和第二反向器6的输入相连，热载流子抑制子电路6的输出与第二NMOS晶体管4的栅极相连。NMOS晶体管发生严重HCI效应的工作条件是满足栅极电压VG与漏极电压VD如下的关系：1/3*VD<VG<1/2*VD从上述电平转换电路可以看出，电平由低到高的转换电路(如图1所示)当输出由高向低反转时，第二NMOS晶体管4开启，其漏端为外部高电压电源(VPPH)，其栅极为内部低电压电源(VPPL)。如果VPPH为3.3V电压源，VPPL为1.8V电压源，那么器件即处于HCI发生的工作条件下，热载流子注入栅氧化层，使得器件阈值电压上升。长期积累后，第二NMOS晶体管4由于阈值电压上升，导致开启后驱动电流降低，最终不敌第一NMOS晶体管2的驱动能力，出现电平转换电路不能输出低的情况，同时第一PMOS晶体管1不能开启，继而第一NMOS晶体管2不能彻底关闭，导致电路失效。业界也对热载流子的注入引起MOS器件性能退化作了大量的工作，但由于通过改变器件结构来改善HCI效应的工艺非常复杂，消耗成本高。因此，减小轻掺杂源/漏区LDD离子注入的剂量，增大LDD离子注入的能量，获得更深的LDD结以减小横向电场，成为改善HCI效应的有效手段，例如，中国专利技术专利CN102693904B和CN100490094C。然而，随着MOSFET器件尺寸不断缩小，栅氧厚度也越来越薄，LDD结也随之变浅。上述专利技术在工艺在LDD离子注入时，为了避免离子注入时栅氧的击穿，注入的能量相应减小，使得形成的LDD结变得更浅，不利于改善HCI效应；另一方面，由于As离子与P离子之间的浓度梯度相对变大，形成的LDD扩散区与栅极的交叠区越来越小，导致沟道内横向电场强度变大，器件HCI效应越来越明显。因此，单纯通过改变LDD离子注入的剂量和能量来改善HCI效应是不够的。
技术实现思路
为了克服以上问题，本专利技术的一种降低热载流子劣化的电平转换电路，其从电路设计角度在传统的电平转换电路中嵌入带选择信号控制的热载流子抑制子电路，通过降低高压NMOS的栅极驱动电压，使晶体管避开HCI发生严重的工作区域，从而实现降低HCI影响的效果。为实现上述目的，本专利技术的技术方案如下：一种降低热载流子劣化的电平转换电路，用于具有内部低电压电源(VPPL)和外部高电压电源(VPPH)集成电路的电平转换电路，其包括：第一PMOS晶体管1及第二PMOS晶体管2；第一NMOS晶体管3和第二NMOS晶体管4；以及第一反向器5和热载流子抑制子电路6；其中，第二PMOS晶体管2和第二NMOS晶体管4的节点11构成电平转换电路的输出OUT，并与第一PMOS晶体管1的栅极相连；第二PMOS晶体管2源端和外部高电压电源连接，第二NMOS晶体管4的源端连接地电平；第一PMOS晶体管1和第一NMOS晶体管3的节点22与第二PMOS晶体管2栅极相连，第一PMOS晶体管1源端和外部高电压电源连接，第一NMOS晶体管3的源端连接地电平；第一反向器5输入构成电平转换电路的输入IN，其输出与第一NMOS晶体管3栅极和热载流子抑制子电路6的输入相连，热载流子抑制子电路6的输出与第二NMOS晶体管4的栅极相连，以降低实际到达第二NMOS晶体管4的电压。优选地，所述第二晶体管栅极电压VG与漏极电压VD如下的关系：VT<VG<1/3*VD优选地，所述热载流子抑制子电路6由第二反向器71、二极管72、第三PMOS晶体管73和第三NMOS晶体管74构成；所述第二反向器71和所述二极管72串联，所述二极管72的阳极和第二反向器71共节点；第三PMOS晶体管73和第三NMOS晶体管74和所述二极管72并联，并分别由选择控制信号EN和反EN信号控制。优选地，所述的二极管72的正向导通电压降为0.3Volt～0.8Volt。优选地，所述的二极管72是肖特基二极管，齐纳二极管和PN结二极管。从上述技术方案可以看出，本专利技术的电平转换电路是通过控制到第二NMOS晶体管栅极的电压，使其具备一定驱动能力的同时，在电平反转时工作在非HCI发生高危区，从而实现降低HCI影响的效果，从而实现对于器件和电路的保护，提高长期工作的可靠性。附图说明图1为现有技术中电平由低到高的转换电路示意图图2为本专利技术实施例中电平由低到高的转换电路示意图图3为本专利技术实施例电平转换电路中热载流子抑制子电路示意图具体实施方式体现本专利技术特征与优点的实施例将在后段的说明中详细叙述。应理解的是本专利技术能够在不同的示例上具有各种的变化，其皆不脱离本专利技术的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本专利技术。以下结合附图，通过具体实施例对本专利技术的一种电平转换电路作进一步详细说明。需要说明的是，为克服现有技术电平转换电路的HCI风险，本专利技术的电平转换电路通过在第二NMOS晶体管4栅极前级加入降低热电子注入的保护电路，降低实际到达栅极的电压，使第二NMOS晶体管4工作于非高危HCI发生环境下，从而保护电路，提高长期工作的可靠性。请参阅图2，图2为本专利技术实施例中电平由低到高的转换电路示意图。如图所示，在本专利技术的实施例中，具有内部低电压电源VPPL和外部高电压电源VPPH的集成电路电平转换电路，第一PMOS晶体管1及第二PMOS晶体管2；第一NMOS晶体管3和第二NMOS晶体管4；以及反向器5和热载流子抑制子电路6；其中，第二PMO本文档来自技高网...

【技术保护点】
一种降低热载流子劣化的电平转换电路，用于具有内部低电压电源(VPPL)和外部高电压电源(VPPH)集成电路的电平转换电路，其特征在于，包括：第一PMOS晶体管(1)及第二PMOS晶体管(2)；第一NMOS晶体管(3)和第二NMOS晶体管(4)；以及反向器(5)和热载流子抑制子电路(6)；其中，所述第二PMOS晶体管(2)和第二NMOS晶体管(4)的节点(11)构成电平转换电路的输出(OUT)，并与所述第一PMOS晶体管(1)的栅极相连；所述第二PMOS晶体管(2)源端和外部高电压电源连接，所述第二NMOS晶体管(4)的源端连接地电平；所述第一PMOS晶体管(1)和第一NMOS晶体管(3)的节点(22)与第二PMOS晶体管(2)栅极相连，所述第一PMOS晶体管(1)源端和外部高电压电源连接，第一NMOS晶体管(3)的源端连接地电平；所述第一反向器(5)输入构成电平转换电路的输入(IN)，其输出与第一NMOS晶体管(3)栅极和热载流子抑制子电路(6)的输入相连，热载流子抑制子电路(6)的输出与第二NMOS晶体管(4)的栅极相连，以降低实际到达第二NMOS晶体管(4)的电压。

【技术特征摘要】
1.一种降低热载流子劣化的电平转换电路，用于具有内部低电压电源(VPPL)和外部高电压电源(VPPH)集成电路的电平转换电路，其特征在于，包括：第一PMOS晶体管(1)及第二PMOS晶体管(2)；第一NMOS晶体管(3)和第二NMOS晶体管(4)；以及反向器(5)和热载流子抑制子电路(6)；其中，所述第二PMOS晶体管(2)和第二NMOS晶体管(4)的节点(11)构成电平转换电路的输出(OUT)，并与所述第一PMOS晶体管(1)的栅极相连；所述第二PMOS晶体管(2)源端和外部高电压电源连接，所述第二NMOS晶体管(4)的源端连接地电平；所述第一PMOS晶体管(1)和第一NMOS晶体管(3)的节点(22)与第二PMOS晶体管(2)栅极相连，所述第一PMOS晶体管(1)源端和外部高电压电源连接，第一NMOS晶体管(3)的源端连接地电平；所述第一反向器(5)输入构成电平转换电路的输入(IN)，其输出与第一NMOS晶体管(3)栅极和热载流子抑制子电路(6)的输入相连，热载流子抑制子电路(6)的输出与第二NMOS...

【专利技术属性】
技术研发人员：胡晓明，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31