一种基带信号增益平衡的数字化校准方法技术

本发明专利技术提出了一种基带信号增益平衡的数字化校准方法，通过本地总线将上位机中存储的任意波数据下载到DDR3内存条中，FPGA控制内存条提取任意波数据，经过成型滤波以及内插处理，送入DA进行数模转换，依靠FPGA内部综合的数字乘法器，提前对基带IQ信号的增益平衡进行校准，将调理通路中增益平衡的调节数字化。本发明专利技术在FPGA内部综合乘法器，可以简单地通过提高乘法器的位数来提高增益平衡校准的分辨率；FPGA中数字乘法器的使用不受带宽的限制，在高数据率，大基带带宽的条件下使用不受影响；避免了模拟乘法器的使用，缩短了调理通路，减少了调理通路对基带信号频响、群时延以及非线性失真的影响。

【技术实现步骤摘要】
一种基带信号增益平衡的数字化校准方法
本专利技术涉及测试
，特别涉及一种基带信号增益平衡的数字化校准方法。
技术介绍
随着实验仿真对信号源的需求变化和提高，任意波发生器应运而生，它是区别于传统信号源的一种特殊信号源，它不仅可以模拟更加复杂的任意波信号，而且可以回放实时记录存储的任意波数据，实现更进一步的实时仿真。任意波发生器是基于数字频率合成(DDS)原理，将用户实时产生或者记录存储的任意波数据经过成型滤波、内插等处理送入DA进行数模转换，又经过信号调理、滤波等处理产生任意波信号。任意波发生器中非常重要的环节就是信号调理技术，就是基带IQ信号要想获得完美的调制性能必须由调理通道对IQ信号进行直流偏置、增益平衡以及正交度调理，使调制器输出的EVM达到最小，其中直流偏置一般在是调理通路中人为加入一定范围，高分辨率的直流调节电路；而正交度是在后端调制器上调节，使调制的两个分量正交；增益平衡的调节是在I和Q的调理通路中分别加入乘法DA或者乘法器，调节各自乘法器的输入使IQ信号之间的幅度相等，实现IQ基带信号的增益平衡的校准。IQ信号幅度间的不平衡度是影响EVM的关键所在，如图1所示，曲线1是IQ幅度平衡时的理想情况，曲线2是IQ幅度不平衡时(图中I的幅度大于Q的幅度)的情况，曲线3是由于IQ幅度的不平衡引入的调制误差(EVM)。可以看出，IQ幅度的不平衡直接影响了最终的调制误差，而且不平衡度越严重，EVM越差，需要对IQ进行增益平衡的校准，使IQ的幅度重新相等，获得理想的EVM。传统的方法是在调理通路中加入乘法器，通过调节乘法器的输入端调节IQ的幅度，按照上面的例子，I的幅度大于Q的幅度，如图2所示，通过调节I路的乘法器来降低I信号的幅度，I_OUT＝I_IN×a控制增益调节电路，降低a的值，来减少I信号的幅度，最终使I_OUT＝Q_OUT。上述方法实现起来比较简单，但是要注意以下三个问题：第一，增益平衡调节的分辨率。分辨率越小，表示所能调节的增益平衡越精准。在乘法器具有很高的灵敏度下，分辨率主要取决于增益调节电路的输出，也就是a的值，假设可以改变a的值的最小步进为Δ，那么上述电路的分辨率为：当当当所以要达到高的分辨率，对增益调节电路的设计尤为重要。第二，乘法器的带宽。乘法器作为一种模拟芯片都是有一定保证频响以及非线性失真的频率范围，所以必须根据基带信号的带宽来选择乘法器，通常为了保证通路的频响和非线性失真，所选的乘法器要大于所选的基带带宽。这样一来，随着基带信号的带宽提升，对乘法器的带宽要求更加苛刻，乘法器的价格随着带宽的提高也是变得昂贵。第三，通路中加入乘法器实际上一定程度上延长了调理通路。即使乘法器的带宽以及非线性失真指标非常好，都会对信号的频响、群时延以及非线性失真等产生一定的影响，随着基带信号带宽的提高，信号非常敏感，对布线以及阻抗的匹配要求越严格，越短的调理通路，越有利于减少对信号的频响、群时延以及非线性失真的影响。从上面的介绍中可以看出，传统的基带信号增益平衡的校准是依靠在调理通路中加入模拟乘法器来实现。但是随着任意波发生器指标要求越来越高，传统增益平衡的校准方法的缺点就暴露出来：(1)带宽越来越宽，乘法器的使用越来越受限制，乘法器带宽的提高已经赶不上任意波发生器带宽的增长速度；(2)调理通路中加入乘法器延长了调理通路，增加了基带信号的频响、群时延以及非线性失真受影响的风险；(3)为了获得高分辨率，增益调节电路的设计尤为重要却增加了设计成本；同时，随着基带信号带宽的提高，使用的乘法器的带宽要求更高，乘法器的价格更加昂贵，成本也是成倍提高。
技术实现思路
为解决上述现有技术中的不足，本专利技术提出一种基带信号增益平衡的数字化校准方法。本专利技术的技术方案是这样实现的：一种基带信号增益平衡的数字化校准方法，通过本地总线将上位机中存储的任意波数据下载到DDR3内存条中，FPGA控制内存条提取任意波数据，经过成型滤波以及内插处理，送入DA进行数模转换，依靠FPGA内部综合的数字乘法器，提前对基带IQ信号的增益平衡进行校准，将调理通路中增益平衡的调节数字化。可选地，所述FPGA内部综合的数字乘法器中，输入端口B接收的是内部16位的基带数据，输入端口A接收的是调节增益平衡16位数据因子；16位的基带数据I/Q到达乘法器的输入端口B，在时钟CLK的作用下，与调节增益平衡的因子a相乘，得到32位的数据，输出端口P取其输出数据前16位就是经过增益平衡因子作用后的基带数据。可选地，提高所述FPGA内部综合的数字乘法器的位数，以提高分辨率。可选地，FPGA内部综合的数字乘法器提前对基带IQ信号的增益平衡进行校准的过程具体如下：第一步：将FPGA内部调节增益平衡的I路和Q路的乘法器全部置1，即基带信号可以满量程输出；第二步：令I＝0，Q＝1，上位机读取整机矢量调制输出的开环功率为A；第三步：令I＝1，Q＝0，上位机读取整机矢量调制输出的开环功率为B；第四步：假设B＞A，即Q路的基带信号幅度大于I路的基带信号幅度，上位机需要控制FPGA内部的乘法器，降低Q路的增益，根据公式可以得到此时，得到控制Q路增益的增益因子，即第五步：第四步中已经得到了校准Q路基带信号的校准因子，通过上位机使FPGA内部控制增益的乘法器变为调整降低Q路基带信号的增益使IQ信号增益相等，如果仍有误差，再返回第二步继续执行，一直到保证矢量调制输出的功率相等。本专利技术的有益效果是：(1)在FPGA内部综合乘法器，可以简单地通过提高乘法器的位数来提高增益平衡校准的分辨率；(2)FPGA中数字乘法器的使用不受带宽的限制，在高数据率，大基带带宽的条件下使用不受影响；(3)避免了模拟乘法器的使用，缩短了调理通路，减少了调理通路对基带信号频响、群时延以及非线性失真的影响；(4)由于避免了增益调节电路的设计以及模拟乘法器的使用，降低了成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为IQ信号幅度曲线示意图；图2为现有技术中通过模拟乘法器调节IQ幅度的原理示意图；图3为本专利技术的一种基带信号增益平衡的数字化校准方法的原理图；图4为本专利技术的在FPGA内部综合乘法器的原理图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。随着信号理论及高速数字电路的发展，任意波发生器的基带带宽越来越宽，这对调节增益平衡的乘法器的带宽要求非常苛刻，乘法器带宽的增长速度已经赶不上任意波发生器输出带宽的增长，而且高带宽乘法器的成本也是成倍增长。依靠模拟乘法器调节增益平衡的传统方法越发困难。本专利技术提出了一种基带信号增益平衡的数字化校准方法，避免了模拟乘法器的使用，缩短调理通路，又实现了对基带信号高分辨率的增益平衡校准。下面结合说明书附图对本专利技术的校准方法本文档来自技高网...

【技术保护点】
一种基带信号增益平衡的数字化校准方法，其特征在于，通过本地总线将上位机中存储的任意波数据下载到DDR3内存条中，FPGA控制内存条提取任意波数据，经过成型滤波以及内插处理，送入DA进行数模转换，依靠FPGA内部综合的数字乘法器，提前对基带IQ信号的增益平衡进行校准，将调理通路中增益平衡的调节数字化。

【技术特征摘要】
1.一种基带信号增益平衡的数字化校准方法，其特征在于，通过本地总线将上位机中存储的任意波数据下载到DDR3内存条中，FPGA控制内存条提取任意波数据，经过成型滤波以及内插处理，送入DA进行数模转换，依靠FPGA内部综合的数字乘法器，提前对基带IQ信号的增益平衡进行校准，将调理通路中增益平衡的调节数字化。2.如权利要求1所述的一种基带信号增益平衡的数字化校准方法，其特征在于，所述FPGA内部综合的数字乘法器中，输入端口B接收的是内部16位的基带数据，输入端口A接收的是调节增益平衡16位数据因子；16位的基带数据I/Q到达乘法器的输入端口B，在时钟CLK的作用下，与调节增益平衡的因子a相乘，得到32位的数据，输出端口P取其输出数据前16位就是经过增益平衡因子作用后的基带数据。3.如权利要求2所述的一种基带信号增益平衡的数字化校准方法，其特征在于，提高所述FPGA内部综合的数字乘法器的位数，以提高分辨率。4.如权利要求2所述的一种基...

【专利技术属性】
技术研发人员：李立功，薛晓男，刘亮，李增红，台鑫，马立坤，柳瑞丛，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：山东,37