N型逆变器、P型逆变器、延迟链和环形振荡器制造技术

本发明专利技术提供一种N型逆变器、P型逆变器、延迟链和环形振荡器。N型逆变器包含PMOS晶体管，其中PMOS晶体管具有耦接于N型逆变器的输入节点的控制端，耦接于供电电压的第一端，以及耦接于N型逆变器的输出节点的第二端；第一NMOS晶体管，其中第一NMOS晶体管具有耦接于输入节点的控制端，耦接于内节点的第一端，以及耦接于输出节点的第二端；以及第二NMOS晶体管，其中第二NMOS晶体管具有耦接于内节点的控制端，耦接于接地电压的第一端，以及耦接于内节点的第二端。本发明专利技术的N型逆变器、延迟链和环形振荡器可以快速精确地侦测，并且具有简单的电路结构。

【技术实现步骤摘要】
N型逆变器、P型逆变器、延迟链和环形振荡器【交叉引用】本申请要求申请日为2015年11月23日，美国临时申请号为62/258,581的美国临时申请案的优先权，上述临时申请案的内容一并并入本申请。
本专利技术有关于侦测晶体管阈值电压变化的装置，更具体来说，有关于N型逆变器、P型逆变器、延迟链和环形振荡器。
技术介绍
在半导体制造领域,模拟和实际测量之间存在差别(gap)，该差别主要由PVT(制程、电压和热)变化造成。在MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)制造制程中，与PVT变化最相关的参数是MOSFET阈值电压。作为结果，需要设计能够监测MOSFET阈值电压变化的敏感侦测电路。
技术实现思路
有鉴于此，本专利技术特提供以下技术方案：本专利技术实施例提供一种N型逆变器，包含PMOS晶体管，其中PMOS晶体管具有耦接于N型逆变器的输入节点的控制端，耦接于供电电压的第一端，以及耦接于N型逆变器的输出节点的第二端；第一NMOS晶体管，其中第一NMOS晶体管具有耦接于输入节点的控制端，耦接于内节点的第一端，以及耦接于输出节点的第二端；以及第二NMOS晶体管，其中第二NMOS晶体管具有耦接于内节点的控制端，耦接于接地电压的第一端，以及耦接于内节点的第二端。本专利技术实施例又提供一种延迟链，包含多个逆变器，串联耦接，并包含至少一个具有二极管连接的晶体管的敏感逆变器。本专利技术实施例又提供一种环形振荡器，包含多个逆变器，包含至少一个具有二极管连接的晶体管的敏感逆变器，其中通过级联多个逆变器形成闭环结构。本专利技术实施例又提供一种P型逆变器，包含第一PMOS晶体管，其中第一PMOS晶体管具有耦接于内节点的控制端，耦接于供电电压的第一端，以及耦接于内节点的第二端；第二PMOS晶体管，其中第二PMOS晶体管具有耦接于P型逆变器的输入节点的控制端，耦接于内节点的第一端，以及耦接于P型逆变器的输出节点的第二端；以及NMOS晶体管，其中NMOS晶体管具有耦接于输入节点的控制端，耦接于接地电压的第一端，以及耦接于输出节点的第二端。本专利技术的N型逆变器、P型逆变器、延迟链和环形振荡器可以快速精确地侦测，并且具有简单的电路结构。【附图说明】图1是依据本专利技术实施例的N型逆变器的示意图。图2是依据本专利技术实施例的P型逆变器的示意图。图3是依据本专利技术实施例的延迟链的示意图。图4是依据本专利技术实施例的环形振荡器的示意图。图5是依据本专利技术实施例的环形振荡器的示意图。图6是依据本专利技术实施例的MOSFET操作速度的示意图。图7是用作进程监测的传统环形振荡器的振荡频率的示意图。图8是依据本专利技术实施例的用作进程监测的提出的环形振荡器的振荡频率的示意图。【具体实施方式】在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及权利要求书当中所提及的「包含」是开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。为了说明本专利技术的目的，特征和优点，本专利技术的实施例和附图将详细描述如下。图1是依据本专利技术实施例的N型逆变器(N-typeinverter)100的示意图。N型逆变器100具有输入节点NIN1和输出节点NOUT1。如图1所示，N型逆变器100包含PMOS晶体管(P型金属氧化物半导体场效应晶体管(P-typeMetalOxideSemiconductorFieldEffectTransistor))MP，第一NMOS晶体管(N型金属氧化物半导体场效应晶体管(N-typeMetalOxideSemiconductorFieldEffectTransistor))MN1，和第二NMOS晶体管MN2。PMOS晶体管MP具有耦接于输入节点NIN1的控制端，耦接于供电电压(supplyvoltage)VDD的第一端，和耦接于输出节点NOUT1的第二端。第一NMOS晶体管MN1具有耦接于输入节点NIN1的控制端，耦接于内节点(innernode)NN1的第一端，以及耦接于输出节点NOUT1的第二端。第二NMOS晶体管MN2具有耦接于内节点NN1的控制端，耦接于接地电压VSS的第一端，以及耦接于内节点NN1的第二端。在图1所示的实施例中，第二NMOS晶体管MN2是二极管连接的晶体管(diode-connectedtransistor)。第二NMOS晶体管MN2始终工作在饱和模式(saturationmode)，且其被配置为产生第一电流I1的第一电流源。第一电流I1被视为N型逆变器100的充/放电电流。第一电流I1的幅度(magnitude)依据下述方程(1)计算。I1＝KN×(VGS-VtN)2……………………………………………………….(1)其中“KN”代表N通道的传导参数(conductionparameter),”VGS”代表第二NMOS晶体管MN2的控制端(栅极)和第一端(源极)之间的电压差，而“VtN”代表第二NMOS晶体管MN2的阈值电压。理想的情况下，N型逆变器100中的每一PMOS晶体管和每一NMOS晶体管具有相同的MOSFET阈值电压。依据方程(1)，N型逆变器100的充/放电电流(即，第一电流I1)依据MOSFET阈值电压的平方项(例如，VtN2)决定。利用这样的设计，N型逆变器100的操作速度对MOSFET阈值电压的变化敏感。具体而言，若MOSFET阈值电压(例如，VtN)变高，N型逆变器100的充/放电电流将变得更小，从而显著降低N型逆变器100的操作速度；反之，若MOSFET阈值电压(例如，VtN)变低，N型逆变器100的充/放电电流将变得更大，从而显著增加N型逆变器100的操作速度。请注意，N型逆变器100的上述操作速度可与N型逆变器100的切换延迟时间的倒数成比例。在某些实施例中，N型逆变器100的MOSFET阈值电压的变化通过监测和分析N型逆变器100的操作速度或者切换延迟时间而侦测到。图2是依据本专利技术实施例的P型逆变器200的示意图。P型逆变器200具有具有输入节点NIN2和输出节点NOUT2。如图2所示，P型逆变器200包含第一PMOS晶体管MP1，第二PMOS晶体管MP2，和NMOS晶体管MN1。第一PMOS晶体管MP1具有耦接于内节点NN2的控制端，耦接于供电电压VDD的第一端，和耦接于内节点NN2的第二端。第二PMOS晶体管MN2具有耦接于输入节点NIN2的控制端，耦接于内节点NN2的第一端，以及耦接于输出节点NOUT2的第二端。NMOS晶体管MN具有耦接于输入节点NIN2的控制端，耦接于接地电压VSS的第一端，以及耦接于输出节点NOUT2的第二端。在图2所示的实施例中，第一PMOS晶体管MP1是二极管连接的晶体管。第一PMOS晶体管MP1始终工作在饱和模式，且其被配置为产生第二电流I2本文档来自技高网...

【技术保护点】
一种N型逆变器，其特征在于，包含：PMOS晶体管，其中所述PMOS晶体管具有耦接于所述N型逆变器的输入节点的控制端，耦接于供电电压的第一端，以及耦接于所述N型逆变器的输出节点的第二端；第一NMOS晶体管，其中所述第一NMOS晶体管具有耦接于所述输入节点的控制端，耦接于内节点的第一端，以及耦接于所述输出节点的第二端；以及第二NMOS晶体管，其中所述第二NMOS晶体管具有耦接于所述内节点的控制端，耦接于接地电压的第一端，以及耦接于所述内节点的第二端。

【技术特征摘要】
2015.11.23 US 62/258,581;2016.04.21 US 15/134,9541.一种N型逆变器，其特征在于，包含：PMOS晶体管，其中所述PMOS晶体管具有耦接于所述N型逆变器的输入节点的控制端，耦接于供电电压的第一端，以及耦接于所述N型逆变器的输出节点的第二端；第一NMOS晶体管，其中所述第一NMOS晶体管具有耦接于所述输入节点的控制端，耦接于内节点的第一端，以及耦接于所述输出节点的第二端；以及第二NMOS晶体管，其中所述第二NMOS晶体管具有耦接于所述内节点的控制端，耦接于接地电压的第一端，以及耦接于所述内节点的第二端。2.一种延迟链，其特征在于，包含：多个逆变器，串联耦接，并包含至少一个具有二极管连接的晶体管的敏感逆变器。3.根据权利要求2所述的延迟链，其特征在于，所述敏感逆变器是N型逆变器或P型逆变器。4.根据权利要求3所述的延迟链，其特征在于，所述N型逆变器包含：PMOS晶体管，其中所述PMOS晶体管具有耦接于所述N型逆变器的输入节点的控制端，耦接于供电电压的第一端，以及耦接于所述N型逆变器的输出节点的第二端；第一NMOS晶体管，其中所述第一NMOS晶体管具有耦接于所述输入节点的控制端，耦接于内节点的第一端，以及耦接于所述输出节点的第二端；以及第二NMOS晶体管，其中所述第二NMOS晶体管具有耦接于所述内节点的控制端，耦接于接地电压的第一端，以及耦接于所述内节点的第二端。5.根据权利要求3所述的延迟链，其特征在于，所述P型逆变器包含：第一PMOS晶体管，其中所述第一PMOS晶体管具有耦接于内节点的控制端，耦接于供电电压的第一端，以及耦接于所述内节点的第二端；第二PMOS晶体管，其中所述第二PMOS晶体管具有耦接于所述P型逆变器的输入节点的控制端，耦接于所述内节点的第一端，以及耦接于所述P型逆变器的输出节点的第二端；以及NMOS晶体管，其中所述NMOS晶体管具有耦接于所述输入节点的控制端，耦接于接地电压的第一端，以及耦接于所述输出节点的第二端。6.根据权利要求2所述的延迟链，其特征在于，所述多个逆变器中的每个使用所述敏感逆变器实施。7.根据权利要求2所述的延迟链，其特征在于，通过分析所述延迟链的总延迟时间侦测所述延迟链的金属氧化物半导体场效应晶体管阈值电压的变化。8.根据权利要求7所述的延迟链，其特征在于，若所述延迟链的所述总延迟时间增加，意为所述金属氧化物半导体场效应晶体管阈值电压变高，而若所述延迟链的所述总延迟时间减小，意为所述金属氧化物半导体场效应晶体管阈值电压变低。9.一种环形...

【专利技术属性】
技术研发人员：黄柏智，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71