一种适用于降压变换器输出直流失调的动态消除电路制造技术

一种适用于降压变换器输出直流失调的动态消除电路，属于电子电路技术领域。包括纹波产生电路和纹波叠加电路，本发明专利技术通过在纹波产生电路中加入占空比信息，直接采样上功率管S

【技术实现步骤摘要】
一种适用于降压变换器输出直流失调的动态消除电路
本专利技术属于电子电路
，具体涉及到一种适用于恒定开启时间并基于纹波控制的降压型DC-DC变换器输出直流失调的动态消除电路。
技术介绍
随着便携型电子设备的广泛应用，市场对电源管理集成电路的需求不断上升，其中降压型(Buck)DC-DC变换器更是被广泛应用于通信、计算机、工业自动化等领域。传统的降压型DC-DC变换器有三种控制模式，分别为电流模、电压模及迟滞控制。基于纹波的恒定开启时间控制方案(Ripple-basedConstantOn-timeControl)属于迟滞模控制的一种，并由于其控制简单、无需外部补偿、优良的负载调整率及效率等优点而被广泛应用。对于传统的降压变换器，其系统性能存在一定折衷：环路叠加在PWM比较器正向端的纹波量过小可能造成环路稳定性降低、PWM比较器输出抖动导致误触发等问题。纹波量过大则会导致位于二分之一开关频率处的系统Q值过低，使得系统响应速度变慢；且由恒定开启时间固有的谷值检测模式引入的直流失调量过大，这在降压型变换器输出低压的前提下会对系统精度造成很大的影响。
技术实现思路
针对现有技术的不足之处，本专利技术针对恒定开启时间并基于纹波控制的降压变换器在不同输入电压Vin和输出电压Vout的应用条件下，由恒定开启时间固有的谷值检测模式引入的输出失调，提供一种动态消除电路，保证在不同占空比的情况下动态消除输出直流失调。本专利技术的技术方案是：一种适用于降压变换器输出直流失调的动态消除电路，包括纹波产生电路和纹波叠加电路，所述纹波叠加电路包括一跨导放大器Gm，跨导放大器Gm的正向输入端作为所述纹波叠加电路的第一输入端，其负向输入端作为所述纹波叠加电路的第二输入端，所述纹波叠加电路的输出端输出脉冲信号控制降压变换器上功率管开启下功率管关断；其特征在于，所述纹波产生电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2和第三缓冲器BUF，第一电阻R1的一端作为所述纹波产生电路的输入端输入降压变换器上下功率管节点SW处的电压，其另一端通过第一电容C1后接地；第二电阻R2和第三电阻R3串联，其串联点输出三角波电压VF1并连接所述纹波叠加电路的第一输入端，第二电阻R2的另一端接第一电阻R1和第一电容C1的连接点，第三电阻R3的另一端接地；第四电阻R4和第二电容C2串联，第四电阻R4的另一端连接第二电阻R2和第三电阻R3的串联点，第二电容C2的另一端接地；第五电阻R5和第三电容C3串联，其串联点连接第三缓冲器BUF的正向输入端，第五电阻R5的另一端连接第四电阻R4和第二电容C2的串联点，第三电容C3的另一端接地；第三缓冲器BUF的负向输入端连接第一NMOS管MN1的源极并通过第六电阻R6后接地，其输出端接第一NMOS管MN1的栅极；第一PMOS管MP1和第二PMOS管MP2的源极互连并连接电源电压VCC，其栅极互连并连接第一PMOS管MP1和第一NMOS管MN1的漏极；第二NMOS管MN2的栅极接与降压变换器上下功率管节点SW处信号反相的控制信号，其漏极接第二PMOS管MP2和第三NMOS管MN3的漏极，其源极接地；第三NMOS管MN3的栅极接与降压变换器上下功率管节点SW处信号同相的控制信号，其源极通过第五电容C5和第七电阻R7的并联结构后接地；第八电阻R8和第四电容C4串联，第八电阻R8的另一端接第三NMOS管MN3的源极，第四电容C4的另一端接地；第九电阻R9和第六电容C6串联，其串联点输出直流电压VSW_DC并连接所述纹波叠加电路的第二输入端，第九电阻R9的另一端接第八电阻R8和第四电容C4的串联点，第六电容C6的另一端接地。具体的，所述纹波叠加电路还包括第一缓冲器BUF1、第二缓冲器BUF2、第十电阻R10和脉宽调制比较器PWM，第一缓冲器BUF1的输入端输入反馈电压VFB，其输出端通过第十电阻R10后连接跨导放大器Gm的输出端和脉宽调制比较器PWM的正向输入端；第二缓冲器BUF2的输入端输入基准电压VREF，其输出端连接脉宽调制比较器PWM的负向输入端，脉宽调制比较器PWM的输出端作为所述纹波叠加电路的输出端。本专利技术的有益效果为：本专利技术在不同应用条件即不同输入电压Vin和输出电压Vout下均能做到动态地消除了输出端电压的直流失调量，在纹波产生电路中加入占空比信息，使得与输出电压Vout成比例的反馈电压VFB和预设基准电压VREF相等，增大变换器输出电压Vout精度，克服了传统纹波控制的谷值检测模式在系统稳定性与精确度之间的矛盾；本专利技术采用的片内纹波叠加电路，直接采样上功率管S1和下功率管S2的连接节点SW处的电压来模拟产生与电感电流同相位的纹波叠加在反馈电压VFB上面，以控制脉宽调制比较器PWM的正常翻转，增强系统稳定性，避免由输出电容的等效串联电阻RCo过小导致输出电压Vout相位滞后而产生的谐振问题；第五电容C5过滤第七电阻R7上方波信号的毛刺以使得后级滤波得到的平均电压更加精确；同时，本专利技术还保留了传统的基于纹波的恒定导通时间控制方式所具有的控制简单、无需外部补偿、电磁干扰EMI性能良好、具有较好的负载调整率及轻载效率等优点，优化了降压变换器的系统性能。附图说明图1为本专利技术适用的一种基于纹波控制的降压型变化器环路控制原理示意图。图2为本专利技术提出的一种适用于降压变换器输出直流失调的动态消除电路的纹波产生电路原理图。图3为本专利技术提出的一种适用于降压变换器输出直流失调的动态消除电路的纹波叠加电路及输出直流失调动态消除原理图。图4为输出直流失调动态消除示意图。具体实施方式下面将结合附图，具体描述本专利技术的技术方案：本专利技术提出的一种适用于降压变换器输出直流失调的动态消除电路，通过在传统的直流滤波器(DCvalueextractor)中加入占空比信息，使其在不同输入电压Vin和输出电压Vout的应用条件、不同的占空比下均能动态消除输出直流失调电压，从而提高降压变换器的输出精度；同时保证纹波量大小，不影响系统稳定性。如图1所示为本专利技术适用的一种基于纹波控制的降压型变化器原理示意图，其中电路框架是由输入电压Vin、电感L、上功率管S1、下功率管S2、输出电容Co及其等效串联电阻RCo和输出负载Ro构成，其中上下功率管S1和S2的节点为SW，系统输出电压为Vout。输出电压Vout经过反馈系数β产生反馈电压VFB，与基准电压VREF一起输入脉宽调制器(PWM)进行比较并最终通过逻辑模块Logic控制上下功率管S1和S2的开关。上功率管S1开启下功率管S2关断的时间为Ton，是恒定的；上功率管S1关断下功率管S2开启的时间为Toff，其结束的标志信号为脉宽调制比较器PWM的输出信号，该信号在反馈电压VFB低于设定基准电压值VREF时产生。Ton占据整个开关周期(Ton+Toff)的比例即为占空比D。由于反馈电压VFB在送入脉宽调制比较器PWM与基准电压VREF比较前需先叠本文档来自技高网...

【技术保护点】
一种适用于降压变换器输出直流失调的动态消除电路，包括纹波产生电路和纹波叠加电路，所述纹波叠加电路包括一跨导放大器(Gm)，跨导放大器(Gm)的正向输入端作为所述纹波叠加电路的第一输入端，其负向输入端作为所述纹波叠加电路的第二输入端，所述纹波叠加电路的输出端输出脉冲信号控制降压变换器上功率管开启下功率管关断；其特征在于，所述纹波产生电路包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)、第六电容(C6)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第一PMOS管(MP1)、第二PMOS管(MP2)和第三缓冲器(BUF)，第一电阻(R1)的一端作为所述纹波产生电路的输入端输入降压变换器上下功率管节点(SW)处的电压，其另一端通过第一电容(C1)后接地；第二电阻(R2)和第三电阻(R3)串联，其串联点输出三角波电压(V

【技术特征摘要】
1.一种适用于降压变换器输出直流失调的动态消除电路，包括纹波产生电路和纹波叠加电路，所述纹波叠加电路包括一跨导放大器(Gm)，跨导放大器(Gm)的正向输入端作为所述纹波叠加电路的第一输入端，其负向输入端作为所述纹波叠加电路的第二输入端，所述纹波叠加电路的输出端输出脉冲信号控制降压变换器上功率管开启下功率管关断；其特征在于，所述纹波产生电路包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)、第六电容(C6)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第一PMOS管(MP1)、第二PMOS管(MP2)和第三缓冲器(BUF)，第一电阻(R1)的一端作为所述纹波产生电路的输入端输入降压变换器上下功率管节点(SW)处的电压，其另一端通过第一电容(C1)后接地；第二电阻(R2)和第三电阻(R3)串联，其串联点输出三角波电压(VF1)并连接所述纹波叠加电路的第一输入端，第二电阻(R2)的另一端接第一电阻(R1)和第一电容(C1)的连接点，第三电阻(R3)的另一端接地；第四电阻(R4)和第二电容(C2)串联，第四电阻(R4)的另一端连接第二电阻(R2)和第三电阻(R3)的串联点，第二电容(C2)的另一端接地；第五电阻(R5)和第三电容(C3)串联，其串联点连接第三缓冲器(BUF)的正向输入端，第五电阻(R5)的另一端连接第四电阻(R4)和第二电容(C2)的串联点，第三电容(C3)的另一端接地；第三缓冲器(BUF...

【专利技术属性】
技术研发人员：明鑫，赵佳祎，高笛，魏秀凌，唐韵杨，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51