一种集成了TFET的FINFET器件及其制备方法技术

本发明专利技术提供了一种集成了TFET的FINFET器件及其制备方法，在鳍的两个端部区域分别形成N型漏区和由顶部P型掺杂区和底部N型掺杂区构成的源区，从而由源区的底部N型掺杂区、漏区、沟道区、位于鳍结构的侧壁的高K介质层和位于鳍结构的侧壁的栅极共同构成MOS FINFET器件；以及由源区的顶部P型掺杂区、漏区、沟道区、位于鳍结构的顶部的高K介质层和位于鳍结构的顶部的栅极共同构成TFET器件，本发明专利技术实现了TFET与FINFET器件的集成，节约了成本。

FINFET device integrated with TFET and preparation method thereof

The present invention provides an integrated FINFET TFET device and a preparation method thereof, in the two end region of fin respectively formed a drain region and a source region of N type is composed of the top and bottom P type doping area N type doping area, which is the source area of the bottom of the N type doping area, drain, ditch the area, located in the side wall of the fin structure of high K dielectric layer and is located in the side wall of the gate fin structure composed of the MOS FINFET device; and a gate dielectric layer on top of K high from the top of the source region of P type doped region, a drain region, a channel region, located in the fin structure and a fin structure the top consists of TFET devices, the invention realizes the integration of TFET and FINFET devices, and save the cost.

【技术实现步骤摘要】
一种集成了TFET的FINFET器件及其制备方法
本专利技术涉及集成电路
，具体涉及一种集成了TFET的FINFET器件及其制备方法。
技术介绍
隧穿场效应管(TFET)有较小的亚域区摆幅(SS，subtresholdswing)，可以低于60毫伏的半导体极限。因SS很小，开关时的阈值电压可以很低，开关速度可以增加，能量可以减小，因此也被称为绿色节能的晶体管(GFET，greenFET)。但缺点在于导通时电流较低。在FINFET的结构的源端形成一个P型重掺层，构成一个与侧面沟道的双栅MOS并联的TFET，使FINFET的电流在亚域区受TFET主导，因而亚域区摆幅低，在导通时，由双栅MOS来控制以避免TFET的缺陷。请参看图12，为MOSFET和TFET电流电压曲线示意图，其中，MOSFET的SS比较大，饱和电流也较大；TFET的SS比较小，但饱和电流也较小。组合TFET和MOSFET的结构在对某一电极充电时，由于TFET的存在，充电电流增加速度较单纯的MOSFET快。如图9所示，TFET的开关速度比MOSFINFET的开关速度要快。
技术实现思路
为了克服以上问题，本专利技术旨在提供一种集成了TFET的FINFET器件及其制备方法。为了达到上述目的，本专利技术提供了一种集成了TFET的FINFET器件，包括：位于一半导体衬底上的鳍结构；位于鳍结构两个端部区域的源区和漏区；整个漏区的掺杂类型为N型掺杂；源区包括底部N型掺杂区和顶部P型掺杂区；在源区和漏区之间的鳍结构的顶部和侧壁依次形成的氧化层和高K介质层；位于高K介质层表面的栅极；在高K介质层下方且在源区和漏区之间的鳍结构中形成的沟道区；其中，源区的底部N型掺杂区、漏区、沟道区、位于鳍结构的侧壁的高K介质层和位于鳍结构的侧壁的栅极共同构成MOSFINFET器件；源区的顶部P型掺杂区、漏区、沟道区、位于鳍结构的顶部的高K介质层和位于鳍结构的顶部的栅极共同构成TFET器件。优选地，所述栅极的材料为导电金属。优选地，所述导电金属的功函数值为2～5eV。优选地，所述鳍结构的宽度为5～20nm。优选地，所述顶部P型掺杂区的厚度与所述底部N型掺杂区的厚度的比值为1:(2～5)。为了达到上述目的，本专利技术还提供了一种集成了TFET的FINFET器件的制备方法，包括：步骤01：在一半导体衬底上制备鳍结构；步骤02：在所述鳍结构上形成氧化层和多晶硅栅极；其中，多晶硅栅极和氧化层与所述高K介质层的图案相同；步骤03：向所述鳍结构两个端部区域进行N型掺杂离子注入，从而形成N型掺杂的漏区和N型掺杂的源区；步骤04：制备掩膜，将所述N型掺杂的源区之外的半导体衬底区域遮挡起来，对所述N型掺杂的源区进行P型掺杂，得到所述顶部P型掺杂区，所述顶部P型掺杂区之下剩余的所述N型掺杂的源区构成所述底部N型掺杂区；步骤05：去除所述多晶硅栅极；步骤06：在所述鳍结构上依次形成高K介质材料和栅极材料，并且图案化高K介质材料和栅极材料，得到所需要的所述高K介质层和所述栅极。优选地，所述P型掺杂时，从所述源区上方的四周同时对源区进行离子注入。所述步骤04中，所述P型掺杂采用的注入方向与水平线的角度大于氧化层图案、高K介质层和栅极的厚度总和与源区的横向长度的反正切值。优选地，所述P型掺杂采用的注入方向与水平线的角度的大于45°。优选地，所述顶部P型掺杂区的厚度与所述底部N型掺杂区的厚度的比值为1:(2～5)。本专利技术的集成了TFET的FINFET器件及其制备方法，在鳍的两个端部区域分别形成N型漏区和由顶部P型掺杂区和底部N型掺杂区构成的源区，从而由源区的底部N型掺杂区、漏区、沟道区、位于鳍结构的侧壁的高K介质层和位于鳍结构的侧壁的栅极共同构成MOSFINFET器件；以及由源区的顶部P型掺杂区、漏区、沟道区、位于鳍结构的顶部的高K介质层和位于鳍结构的顶部的栅极共同构成TFET器件，本专利技术实现了TFET与FINFET器件的集成，节约了成本。附图说明图1为本专利技术的一个较佳实施例的集成了TFET的FINFET器件的立体结构示意图图2为图1中的集成了TFET的FINFET器件沿AA'方向的截面结构示意图图3为图1中的集成了TFET的FINFET器件沿BB'方向的截面结构示意图图4为本专利技术的一个较佳实施例的集成了TFET的FINFET器件的制备方法的流程示意图图5-11为本专利技术的一个较佳实施例的集成了TFET的FINFET器件的制备方法的各制备步骤示意图图12为MOSFET和TFET的电流电压曲线示意图具体实施方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。以下结合附图1-12和具体实施例对本专利技术作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。请参阅图1，图1为本实施例的FINFET器件的立体结构示意图，图2为沿图1的AA’方向的截面结构示意图，图3为沿图1的BB’方向的截面结构示意图，本实施例的集成了TFET的FINFET器件，包括：位于一半导体衬底00上的鳍结构Q；半导体衬底00可以但不限于为硅衬底。鳍结构Q的宽度可以为5～20nm。位于鳍结构Q两个端部区域的源区02和漏区01；整个漏区01的掺杂类型为N型掺杂；源区02包括底部N型掺杂区022和顶部P型掺杂区021；顶部P型掺杂区021的厚度与底部N型掺杂区022的厚度的比值可以为1:(2～5)。在源区02和漏区01之间的鳍结构Q的顶部和侧壁依次形成的氧化层OX和高K介质层03；位于高K介质层03表面的栅极04；栅极04的材料可以为导电金属，导电金属的功函数值可以为2～5eV，较佳的为4.74eV。如图2所示，在高K介质层03下方且在源区02和漏区01之间的鳍结构Q中形成沟道区05；沟道区05的导电类型为N型；沟道区05的掺杂浓度为1E17/cm3至2E19/cm3，较佳的为3E18/cm3。请同时参阅图1～3，源区02的底部N型掺杂区022、漏区01、沟道区05、位于鳍结构Q的侧壁的高K介质层03和位于鳍结构Q的侧壁的栅极04共同构成MOSFINFET器件，如沟道区05两侧的虚线框所示；源区02的顶部P型掺杂区021、漏区01、沟道区05、位于鳍结构Q的顶部的高K介质层03和位于鳍结构Q的顶部的栅极04共同构成TFET器件，如沟道区05上方的虚线框所示，从而实现了TFET和FINFET的集成。此外，本专利技术还提供了一种上述的集成了TFET的FINFET器件的制备方法，请查阅图4-11，其中图5-11是以图1的AA’方向的截面示意图为例的，该制备方法包括：步骤01：请查阅图5，在一半导体衬底00上制备鳍结构Q；具体的，鳍结构Q的制备可以但不限于采用光刻和刻蚀工艺来进行。步骤02：请查阅图6，在鳍结构Q上形成氧化层OX和多晶硅栅极04’；其中，多晶硅栅极04’和氧化层OX与高K介质层03的图案相同；具体的，可以首先在具有鳍结构Q的半导体衬底00上依次沉积氧化层OX材料和多晶硅栅极材料，然后图案化氧化层OX材料和多晶硅栅极材料，从而制备出氧化层OX和多晶硅栅极0本文档来自技高网...

【技术保护点】
一种集成了TFET的FINFET器件，其特征在于，包括：位于一半导体衬底上的鳍结构；位于鳍结构两个端部区域的源区和漏区；整个漏区的掺杂类型为N型掺杂；源区包括底部N型掺杂区和顶部P型掺杂区；在源区和漏区之间的鳍结构的顶部和侧壁依次形成的氧化层和高K介质层；位于高K介质层表面的栅极；在高K介质层下方且在源区和漏区之间的鳍结构中形成的沟道区；其中，源区的底部N型掺杂区、漏区、沟道区、位于鳍结构的侧壁的高K介质层和位于鳍结构的侧壁的栅极共同构成MOS FINFET器件；源区的顶部P型掺杂区、漏区、沟道区、位于鳍结构的顶部的高K介质层和位于鳍结构的顶部的栅极共同构成TFET器件。

【技术特征摘要】
1.一种集成了TFET的FINFET器件，其特征在于，包括：位于一半导体衬底上的鳍结构；位于鳍结构两个端部区域的源区和漏区；整个漏区的掺杂类型为N型掺杂；源区包括底部N型掺杂区和顶部P型掺杂区；在源区和漏区之间的鳍结构的顶部和侧壁依次形成的氧化层和高K介质层；位于高K介质层表面的栅极；在高K介质层下方且在源区和漏区之间的鳍结构中形成的沟道区；其中，源区的底部N型掺杂区、漏区、沟道区、位于鳍结构的侧壁的高K介质层和位于鳍结构的侧壁的栅极共同构成MOSFINFET器件；源区的顶部P型掺杂区、漏区、沟道区、位于鳍结构的顶部的高K介质层和位于鳍结构的顶部的栅极共同构成TFET器件。2.根据权利要求1所述的集成了TFET的FINFET器件，其特征在于，所述栅极的材料为导电金属。3.根据权利要求2所述的集成了TFET的FINFET器件，其特征在于，所述导电金属的功函数值为2～5eV。4.根据权利要求1所述的集成了TFET的FINFET器件，其特征在于，所述鳍结构的宽度为5～20nm。5.根据权利要求1所述的集成了TFET的FINFET器件，其特征在于，所述顶部P型掺杂区的厚度与所述底部N型掺杂区的厚度的比值为1:(2～5)。6.一种权利要求1所述的集成了TFET的FINFET器件的制备方法，...

【专利技术属性】
技术研发人员：孙德明，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海,31