芯片封装结构及方法技术

本发明专利技术实施例公开了一种芯片封装结构及方法，所述结构包括：衬底基板，包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；第一重布线层，设置在所述衬底基板的第一侧面，且与所述第一导电柱电连接；第二重布线层，设置在所述衬底基板的第二侧面，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；至少一个正装芯片，设置在所述第一重布线层远离所述衬底基板的一侧，所述正装芯片的电极通过导电线键合与所述第一重布线层电连接。本发明专利技术实现了芯片高集成度，提高了芯片单位面积上的输入/输出设备接口，提高芯片电学性能。

Chip packaging structure and method

The embodiment of the invention discloses a chip packaging structure and method, the structure includes a substrate, comprises a first side and a second side, at least one through the first and second side faces of the through holes are formed in the substrate, the through hole is arranged in the first column of the first conductive wiring; layer disposed on the first side of the substrate, and is connected with the first conductive column; the second wiring layer is arranged on the second surface of the substrate, and is connected with the first conductive column, wherein the second wiring layer and the first external connection bumps are electrically connected to at least one; a dress chip, set the side away from the substrate in the first wiring layer of the electrode of the dress chip through the conductive wire bonding with the first wiring layer is electrically connected. The invention realizes the high integration degree of the chip, improves the interface of the input / output device on the unit area of the chip, and improves the electrical performance of the chip.

【技术实现步骤摘要】
芯片封装结构及方法
本专利技术实施例涉及芯片制造
，尤其涉及一种芯片封装结构及方法。
技术介绍
随着电子产品的小型化，高性能化发展，系统集成度也日益提高。硅通孔技术(ThroughSiliconVia，TSV)技术是一项高密度封装技术，通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连。硅通孔转接板技术(Though-Silicon-ViaInterposer，TSVInterposer)作为3DSIP技术的主流分支，主要采用单层或者多层的插入式堆叠形式。扇出形(Fanout)晶圆封装是基于晶圆重构技术，将芯片重新布置到一块人工晶圆上，然后按照与标准WLP(WaferLevelPackage，晶片级封装)工艺类似的步骤进行封装。但是现有技术中芯片单一的扇出形(Fanout)晶圆封装或者单一硅通孔转接板技术的封装而成的电路功能单一，空间利用率低，无法实现高集成复杂的电路功能。
技术实现思路
本专利技术实施例提供一种芯片封装结构及方法，能够避免现有技术中芯片封装空间利用率低、电路功能单一的问题，提高芯片封装的集成度。第一方面，本专利技术实施例提供了一种芯片封装结构，包括：衬底基板，包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；第一重布线层，设置在所述衬底基板的第一侧面，且与所述第一导电柱电连接；第二重布线层，设置在所述衬底基板的第二侧面，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；至少一个正装芯片，设置在所述第一重布线层远离所述衬底基板的一侧，所述正装芯片的电极通过导电线键合与所述第一重布线层电连接。第二方面，本专利技术实施例还提供了一种芯片封装方法，包括：提供衬底基板，所述衬底基板包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；在所述衬底基板的第一侧面制作第一重布线层，且与所述第一导电柱电连接；在所述衬底基板的第二侧面制作第二重布线层，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；提供至少一个正装芯片，设置在所述第一重布线层远离所述衬底基板的一侧，所述正装芯片的电极通过导电线键合与所述第一重布线层电连接。本专利技术实施例提供了一种芯片封装结构及方法，通过在衬底基板形成至少一个贯通第一侧面与第二侧面的通孔，在通孔设置第一导电柱，在衬底基板的第一侧面制备第一重布线层，在衬底基板的第二侧面制备第二重布线层，以及正装芯片的电极通过导电线键合与所述第一重布线层电连接，解决了现有技术中芯片封装空间利用率低、电路功能单一的问题，使得可以实现更为复杂的线路设计，从而获得更复杂的电路功能，提高了芯片单位面积上的输入/输出设备接口，提高芯片集成度与电学性能。附图说明图1是本专利技术实施例一中的一种芯片封装结构的示意图；图2是本专利技术实施例二中的一种芯片封装方法的流程图；图3A是本专利技术实施例二中的一种芯片封装方法提供衬底的流程图；图3B是本专利技术实施例二中的一种芯片封装结构中刻蚀通孔的示意图；图3C是本专利技术实施例二中的一种芯片封装结构中沉积第一绝缘层的示意图；图3D是本专利技术实施例二中的一种芯片封装结构中制备第一导电柱的示意图；图3E是本专利技术实施例二中的一种芯片封装结构中第一侧面减薄处理后的示意图；图4A是本专利技术实施例二中的一种芯片封装方法中制备第一重布线层的流程图；图4B是本专利技术实施例二中的一种芯片封装结构中制备第一扩散阻挡层示意图；图4C是本专利技术实施例二中的一种芯片封装结构中制备光刻胶图案层的示意图；图4D是本专利技术实施例二中的一种芯片封装结构中制备第一重布线子层的示意图；图4E是本专利技术实施例二中的一种芯片封装结构中制备第一钝化层的示意图；图4F是本专利技术实施例二中的一种芯片封装结构中制备多层第一重布线子层与第一钝化层的示意图；图5A是本专利技术实施例二中的一种芯片封装方法中制备第二重布线层的流程图；图5B是本专利技术实施例二中的一种芯片封装结构中第二侧面减薄处理后的示意图；图5C是本专利技术实施例二中的一种芯片封装结构中制备第二扩散阻挡层的示意图；图5D是本专利技术实施例二中的一种芯片封装结构中制备第二重布线层与第二钝化层的示意图；图6A是本专利技术实施例二中的一种芯片封装方法中制备正装芯片的流程图；图6B是本专利技术实施例二中的一种芯片封装结构中制备焊盘的示意图；图6C是本专利技术实施例二中的一种芯片封装结构中制备正装芯片的示意图；图6D是本专利技术实施例二中的一种芯片封装结构中制备导电线的示意图；图7A是本专利技术实施例二中的一种芯片封装结构中制备封装层的示意图；图7B是本专利技术实施例二中的一种芯片封装结构中制备球下金属层的示意图；图7C是本专利技术实施例二中的一种芯片封装结构中制备第一对外连接凸点的示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。实施例一图1为本专利技术实施例提供的一种芯片封装结构示意图。本实施例可适用于各种芯片封装的情况，应用于高端芯片，如现场可编程门阵列(FieldProgrammableGateArray，FPGA)，图形处理器(GraphicsProcessingUnit，GPU)，中央处理器(CentralProcessingUnit，CPU)以及高带宽显存(HighBandwidthMemory，HBM)。本专利技术实施例提供的一种芯片封装结构包括：衬底基板100、第一侧面200、第二侧面300、第一重布线层120、第二重布线层130、通孔101、第一导电柱102、第一重布线子层103、正装芯片104、电极105、导电线106、第二重布线子层107、第一对外连接凸点108、封装层109、第一绝缘层110、第一钝化层112、第二扩散阻挡层113、第二钝化层114、球下金属层115和焊盘116。示例性的，衬底基板100，包括第一侧面200和第二侧面300，所述衬底基板100中形成有至少一个贯通所述第一侧面200和第二侧面300的通孔101，所述通孔101内设置第一导电柱102；第一重布线层120，设置在所述衬底基板100的第一侧面200，且与所述第一导电柱102电连接；第二重布线层130，设置在所述衬底基板100的第二侧面200，且与所述第一导电柱102电连接，所述第二重布线层130与第一对外连接凸点108电连接至少一个正装芯片104，设置在所述第一重布线层120远离所述衬底基板100的一侧，所述正装芯片104的电极105通过导电线116键合与所述第一重布线层120电连接。其中，衬底基板100的材质可以为碳化硅、硅晶圆或者蓝宝石等，如硅基转接板。衬底基板100包括第一侧面200与第二侧面300。第一侧面200优选为衬底基板100的上表面，第二侧面300优选为衬底基板100的下表面。第一重布线层120包括第一绝缘层110、第一扩散阻挡层111、第一重布线子层103、第一钝化层112与第一重布线子层103。其中，第一重布线子层103(RDL，RedistributionLayers)，用于将芯片中心的压焊本文档来自技高网...

【技术保护点】
一种芯片封装结构，其特征在于，包括：衬底基板，包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；第一重布线层，设置在所述衬底基板的第一侧面，且与所述第一导电柱电连接；第二重布线层，设置在所述衬底基板的第二侧面，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；至少一个正装芯片，设置在所述第一重布线层远离所述衬底基板的一侧，所述正装芯片的电极通过导电线键合与所述第一重布线层电连接。

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：衬底基板，包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；第一重布线层，设置在所述衬底基板的第一侧面，且与所述第一导电柱电连接；第二重布线层，设置在所述衬底基板的第二侧面，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；至少一个正装芯片，设置在所述第一重布线层远离所述衬底基板的一侧，所述正装芯片的电极通过导电线键合与所述第一重布线层电连接。2.根据权利要求1所述的芯片封装结构，其特征在于，还包括：封装层，用于将所述衬底基板、所述第一重布线层和所述至少一个正装芯片封装为一体。3.根据权利要求1所述的芯片封装结构，其特征在于，所述衬底基板为硅晶圆以及所述第一导电柱为铜柱。4.根据权利要求1所述的芯片封装结构，其特征在于，所述导电线为金线，所述焊盘为镍钯金以及所述第一对外连接凸点为锡球。5.一种芯片封装方法，其特征在于，包括：提供衬底基板，所述衬底基板包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；在所述衬底基板的第一侧面制作第一重布线层，且与所述第一导电柱电连接；在所述衬底基板的第二侧面制作第二重布线层，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；提供至少一个正装芯片，设置在所述第一重布线层远离所述衬底基板的一侧，所述正...

【专利技术属性】
技术研发人员：王振杰，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏,32